搜索资源列表
DDR3
- 。针对高速实 时数字信号处理中大容量采样数据 通过DDR3 存储和读取的应用背景, 设计和实现了适用于该背景的控制 状态机,并对控制时序作了详尽的 分析。系-DSP FPGA
Previous-Backup-of-3843.~(1).Sch.Zip
- CORDIC算法的核心在于利用加减和位移运算(对于FPGA很合适的运算),计算一个矢量的相位和幅度。 我们知道FPGA上没有开根号这样的运算,所以如果给定I,Q信号,计算其幅度sqrt(I^2+Q^2),-5110 liquid crystal display (LCD)
EIA-CEA-861-B(timingaEDID)
- 视频信号格式标准,fpga视频编解码, EIA CEA-861-B(timing&EDID)-Video signal format standard