CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 编程文档 搜索资源 - 锁

搜索资源列表

  1. 32位智能锁开发文档

    0下载:
  2. 32位智能锁开发文档
  3. 所属分类:编程文档

    • 发布日期:2011-09-07
    • 文件大小:5.84mb
    • 提供者:szasc@126.com
  1. windbg最新最全教程教程

    0下载:
  2. windbg最新最全教程教程,使用windebug进行程序调试,分析,汇编跟踪,崩溃分析,挂起死锁分析等
  3. 所属分类:编程文档

  1. Digital_Responder(Digital_Circuit)

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number is controlled by the main circuit and the expansion of circuit components. Priority enco
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:55.33kb
    • 提供者:张堃
  1. FSK

    0下载:
  2. 主要探讨基于FSK制式的主叫号码来电显示的几种解码方式,详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式,给出相应理论依据和实验数据,最后分析各种解码方式的优缺点。-FSK;HT9032;74HC9046;BF535
  3. 所属分类:Communication

    • 发布日期:2017-04-05
    • 文件大小:129.73kb
    • 提供者:zhlg
  1. pllsheji

    0下载:
  2. 所属分类:Communication

    • 发布日期:2017-04-02
    • 文件大小:221.95kb
    • 提供者:zhouxiaoshu
  1. verilog_dpll_

    0下载:
  2. 该源代码是用FPGA实现数字锁相环的逻辑,有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
  3. 所属分类:Communication

    • 发布日期:2017-04-06
    • 文件大小:3.43kb
    • 提供者:何柳
  1. Digitalcalendaclock

    0下载:
  2. 本次做的数字日历是以单片机(AT89C51)为核心,结合相关的元器件(共阴极LED数码显示器、BCD-锁存/7段译码/驱动器74LS164等),再配以相应的软件,达到制作简易数字日历的目的,其硬件部分难点在于元器件的选择、布局及焊接。-The figures do bell on SCM (AT89C51) at the core, Combined with the components (a total of cathode LED digital display, BCD- latch
  3. 所属分类:Communication

    • 发布日期:2017-04-16
    • 文件大小:136.69kb
    • 提供者:c51com
  1. iphone4unlock

    0下载:
  2. iphone4 4.2.1 03.10.01基带解锁方法,需要多号卡。-iphone4 4.2.1 03.10.01 baseband unlock method that requires more number cards.
  3. 所属分类:Communication

    • 发布日期:2017-03-30
    • 文件大小:637byte
    • 提供者:shikan
  1. DPLL

    1下载:
  2. 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
  3. 所属分类:Communication

    • 发布日期:2017-03-27
    • 文件大小:779.95kb
    • 提供者:taotao
  1. Phase-and-Frequency-Detector

    0下载:
  2. 针对锁频锁相器( Phase and Frequency Detector, PFD) 应用于低信噪比、大频偏的条件, 通过理论分析和仿真验证阐述了窗口类型对系统频偏捕获速度、范围、噪声门限及相位噪声抖动的影响机理. 推导出等效相位噪声功率谱密度的表达式. 证明了大窗口具有更低的噪声门限和更小的稳态相位抖动, 但捕获速度较慢. 为了提高捕获速度, 对鉴相器输出值取极性运算得到改进的PFD 算法. 新算法不仅能增加鉴相增益提高捕获速度 还可以减少等效噪声功率谱密度降低相位抖动 同时新算法不需要乘法
  3. 所属分类:Communication

    • 发布日期:2017-03-31
    • 文件大小:456.49kb
    • 提供者:jing
  1. CS8955_RDS

    1下载:
  2. RDS(Radio Data System)数据广播系统是将数字信号调制到调频波段 (87.5~108MHz)并以广播的形式发送的一种信号传输系统。这种传输模式在北美 和欧洲得到了采用,而且得到越来越多的其他国家的关注。在北美和欧洲 都有 相应的标准,即RBDS 和RDS。 传输数据时,数据加载到57KHz 的副载波频段。副载波经过调制以适应固定 的双相编码信号。这个副载波经过抑制以避免调制后的数据在锁相环立体声解码 器中产生混叠同时还要与德国同样采用57KHz 频率作为
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:186.73kb
    • 提供者:liyanya
  1. costas_PLL

    1下载:
  2. costas载波恢复算法 锁相环路,注释很清楚-costas carrier recovery algorithm PLL
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:1.3kb
    • 提供者:钱世杰
  1. 2FSK_simulink

    0下载:
  2. 本文介绍的正是应用锁相环对2FSK信号进行解调。本文首先对该系统的原理进行了分析,之后应用Matlab的simulink模块对该系统进行了仿真,最后对仿真结果仅进行了简单的分析。-This article describes what the application phase-locked loop 2FSK signal demodulation. Firstly, the principle of the system analysis, after application of Matl
  3. 所属分类:Communication

    • 发布日期:2017-04-04
    • 文件大小:253.12kb
    • 提供者:hevendp
  1. GOOSE-baowenjiexi

    0下载:
  2. 面向通用对象的变电站事件( GOOSE---Generic Object Oriented Substation Event) 是IEC 61850标准中用于满足变电站自动化系统快速报文需求的一种机制 可以传输开入(智能终端的常规开入等),开出(跳闸,遥控,启动失灵,联锁,自检信息等),实时性要求不高的模拟量(环境温湿度,直流量) 常见传输布尔量,整型,浮点型,位串-Generic Object Oriented Substation Event (GOOSE--- Generic O
  3. 所属分类:Communication

    • 发布日期:2017-11-05
    • 文件大小:55.92kb
    • 提供者:wuwei
  1. pll2order

    0下载:
  2. 二阶锁相环代码包括相位 相位差和VCO-The code includes a second-order phase-locked loop phase phase difference and VCO
  3. 所属分类:Communication

    • 发布日期:2017-11-24
    • 文件大小:628byte
    • 提供者:wanghai
  1. make-PLL-with-matlab

    0下载:
  2. 用matlab仿真锁相环 来实现载波同步,调频等功能-Use Matlab simulation phase-locked loop to achieve carrier synchronization, FM
  3. 所属分类:Communication

    • 发布日期:2017-11-17
    • 文件大小:280.05kb
    • 提供者:jack chan
  1. Introduction-of-Xilkernel_API

    0下载:
  2. Xilkernel是Xilinx公司提供的用于EDK系统的小型、模块化的操作系统,支持MicroBlaze、PowerPC405以及PowerPC440处理器。支持可移植操作系统接口(POSIX)。 Xilkernel功能函数包括:线程管理、信号量、消息队列、共享内存、互斥锁、动态内存管理、软件定时、用户层中断处理API等几个方面。 -Xilkernel Xilinx EDK system for small, modular operating system, to support t
  3. 所属分类:Communication

    • 发布日期:2017-11-20
    • 文件大小:8.49kb
    • 提供者:zmz
  1. sle4442

    0下载:
  2. 基于SLE4442卡的门锁系统 功能 当插入SLE4442逻辑加密卡是 密码正确 单片机发出一个开锁信号给控制电路 控制电路运转 打开门锁-Based SLE4442 card lock system functions when SLE4442 logic encryption card is inserted into the correct password MCU sends an unlock signal to the control circuit controls the doo
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:28.83kb
    • 提供者:郑昇阳
  1. SK212

    0下载:
  2. 学习型无线解码芯片SK212(SK202升级版)代替PT2272,可解码PT2262和EV1527 主要特性 ☆兼容市面大多数固定码编码芯片:如PT2262、PT2242、EV1527等 ☆集锁存、暂存、互锁、触发四种功能一体,通过跳线选择 ☆支持PT2262(三态地址码)和EV1527(20位地址码)遥控器混合学习 ☆支持4位数据码的输出,并且有VT输出 ☆内置高精度振荡器,不需外接晶振 ☆ 自动适应发射端振荡电阻 ☆智能学习,无需手工编码 ☆内置存储
  3. 所属分类:Communication

    • 发布日期:2017-03-28
    • 文件大小:532.03kb
    • 提供者:李日辉
  1. 锁相环技术原理及FPGA实现 Altera Verilog版

    2下载:
  2. 锁相环技术原理及FPGA实现 Altera Verilog版
  3. 所属分类:编程文档

    • 发布日期:2020-07-30
    • 文件大小:55.45mb
    • 提供者:geaeuruz
« 12 »
搜珍网 www.dssz.com