该程序为RS232串口通信的VERILOG程序，在FPGA上已通过验证，在测试范围内误码率为0-The program for the RS232 serial port communications VERILOG procedures, the FPGA has been validated in the test range of bit error rate is 0

利用fpga驱动一个9425的串口屏显示图片，不同型号串口屏应该改变初始化程序