搜索资源列表
DVB
- 通过分析8PSK 调制方式的载波恢复、定时恢复算法, 提出了一种适用于新一代数字卫星电视标准DVB S2 的全数字解调算法, 改进了相位频率检测( PFD) 算法以适合于8PSK 解调. 载波恢复采用频率检测( FD) 和相位频率 检测相结合的结构, 跟踪范围超过1 倍符号率. 采用Gardner TED 算法进行定时恢复.-By analyzing the 8PSK modulation carrier recovery, timing recovery algori
DPLL
- 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
Phase-and-Frequency-Detector
- 针对锁频锁相器( Phase and Frequency Detector, PFD) 应用于低信噪比、大频偏的条件, 通过理论分析和仿真验证阐述了窗口类型对系统频偏捕获速度、范围、噪声门限及相位噪声抖动的影响机理. 推导出等效相位噪声功率谱密度的表达式. 证明了大窗口具有更低的噪声门限和更小的稳态相位抖动, 但捕获速度较慢. 为了提高捕获速度, 对鉴相器输出值取极性运算得到改进的PFD 算法. 新算法不仅能增加鉴相增益提高捕获速度 还可以减少等效噪声功率谱密度降低相位抖动 同时新算法不需要乘法
phase-detector-PLL-demo
- 要用phase detector，可到现在还不知道PLL是什么东东，不知道phase detector是如何实现的。 可叹自己没有把事物的因果分析清楚，可叹国外的人懂的比自己多。感谢国外作者的分享。-phase detector PLL demo
pll
- A phase-locked loop or phase lock loop (PLL) is a control system that generates an output signal whose phase is related to the phase of an input signal. While there are several differing types, it is easy to initially visualize as an electronic circu