CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 分频

搜索资源列表

  1. 基于CPLD-FPGA的半整数分频器的设计

    0下载:
  2. 基于CPLD-FPGA的半整数分频器的设计,用于设计EDA-based CPLD-half FPGA integer dividers in the design, design for EDA
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:20.86kb
    • 提供者:胡路听
  1. 分频器VHDL描述

    0下载:
  2. 在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。-in digital circuits, the need for regular high frequency clock operating frequency for hours, a lower frequency of the clock signal. We know that the hardware circuit design clock signal i
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.33kb
    • 提供者:王力
  1. 占空比1:1的通用分频模块 

    0下载:
  2. 用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载-use VHDL to achieve the common 1:1-frequency module, a very practical and you are welcome to download
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:805byte
    • 提供者:kiki
  1. 占空比1:1的通用分频模块

    0下载:
  2. 占空比1:1的通用分频模块-1:1 generic-frequency module
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:805byte
    • 提供者:陈平
  1. 分频器FENPIN1

    0下载:
  2. EDA中常用模块VHDL程序,不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ,25分频=2HZ,10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time - with a counter by the external input is required when the sub-frequency functions. Frequency Divider
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.06kb
    • 提供者:李培
  1. 5分频、移相VHDL程序

    0下载:
  2. 有两端VHDL程序,5分频的和分频移相的,希望大家用的上
  3. 所属分类:VHDL编程

  1. 分频器

    0下载:
  2. 详细分析了各种分频器以及其算法,还有举例!
  3. 所属分类:文档资料

    • 发布日期:2009-03-26
    • 文件大小:12.33kb
    • 提供者:luyuang@126.com
  1. DDS小数分频

    0下载:
  2. 文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉): DDS小数分频 ...........\Block1.vhd.bak ...........\db ...........\..\add_sub_9mh.tdf ...........\..\DDS.asm.qmsg ...........\..\DDS.asm_labs.ddb ...........\..\DDS.cbx.xml ...........\..\DDS.cmp.
  3. 所属分类:VHDL编程

  1. CPLD任意分频输出 VHDL

    0下载:
  2. CPLD任意分频输出 VHDL,调试通过
  3. 所属分类:VHDL编程

  1. 用8253的两个计数器分频后产生1s的方波信号

    0下载:
  2. 用8253的两个计数器分频后产生1s的方波信号
  3. 所属分类:其它

  1. verilog 七分频

    0下载:
  2. 用Verilog巧妙实现奇数分频电路的硬件描述
  3. 所属分类:源码下载

    • 发布日期:2010-11-06
    • 文件大小:113.87kb
    • 提供者:stone_90
  1. 任意分频代码(VHDL)

    0下载:
  2. 任意分频代码(VHDL)
  3. 所属分类:系统编程

  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. FPGA分频

    0下载:
  2. xilinx spant6 PLL分频,生成4个不同频率的时钟,实现LED闪烁。(xilinx spant6 PLL frequency division)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 小波分频

    0下载:
  2. 运用小波分析把地震波分频,选取4阶db为母小波,可以进行多次分频,减小分频误差(The wavelet analysis is used to divide the seismic wave frequency and select the 4 order DB as the mother wavelet, which can be divided into several times to reduce the frequency division error)
  3. 所属分类:其他

    • 发布日期:2018-01-03
    • 文件大小:3.41mb
    • 提供者:qqsss
  1. 预置分频器

    0下载:
  2. FPGA预置分频器,实现各分频功能。。。。。。。。(FPGA preset divider)
  3. 所属分类:Windows编程

    • 发布日期:2018-01-06
    • 文件大小:182kb
    • 提供者:厘米limi
  1. vhdl分频器设计

    0下载:
  2. vhdl分频器设计,用quartus软件偏写,可进行时钟的分频。(Design of VHDL frequency divider)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:273kb
    • 提供者:YXT800
  1. 分频显示

    0下载:
  2. VHDL实验中,实现分频与数码管显示。掌握BCD-七段显示译码器的功能和设计方法; 掌握用硬件描述语言的方法设计组合逻辑电路——BCD-七段显示译码器。(In the VHDL experiment, frequency division and digital tube display are realized.)
  3. 所属分类:其他

    • 发布日期:2018-05-03
    • 文件大小:20.25mb
    • 提供者:Maggie0104
  1. 分频器

    0下载:
  2. 一个简单的数字分频器,用于eda实验,电子技术综合实验(Digital frequency divider)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:10kb
    • 提供者:左城梦
  1. 分频器

    0下载:
  2. 对频率实现分频,达到一种对外部的一种分频管理(realization of frequency division)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:8kb
    • 提供者:MATLAB难啊
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com