搜索资源列表
234
- 在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下 变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所 采用的高效滤波器———CIC 滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink 对数字 下变频的性能进行了仿真。在仿真的基础上使用Insight 公司的FPGA 开发系统,用测试电路实测了 数字下变频的性
xilinx-qam-demodualater
- 本应用指南着重探讨了正交调幅 (QAM) 信号的基带解调，特别描述了分数率抽取电路模块的使用。本应用指南也对多相抽取滤波器结构进行了简介，讨论了分数率抽取电路及如何使用Xilinx System Generator 8.1i 实现它，并给出了实现结果。
软件无线电中抽取滤波器的研究与FPGA实现
- 软件无线电中抽取滤波器的研究与FPGA实现.pdf
DecimationFilterDesignforDDCandImplementingItwithF
- 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
cic_4_dec
- 实现4倍抽取的CIC抽取滤波器模块的Verilog实现，在对数据进行抽取之前，首先进行滤波
CIC滤波器的补偿
- CIC滤波器的补偿，适用于抽取内插滤波器的设计
用matlab设计一个抽取率为2的CIC抽取滤波器
- 用matlab设计一个抽取率为2的CIC抽取滤波器和插值率为2的插值滤波器,Using matlab to design a decimation rate of 2 of the CIC decimation filter and interpolation rate of 2 of the interpolation filter
CIC_deci4.rar
- cic抽取滤波器ip核，用于射频采样数字下变频模块的核心数字信号处理部分.此ip核已经过ise10.2验证,CIC decimation by 4 filter，used in Direct RF sampling of GPS signal. the core dsp block in a frondend design
cic512.rar
- 5阶cic滤波器，抽取12倍，的verilog程序，已经通过仿真验证，一、具有很高的速率,5-order CIC filter, collected 12 times the Verilog procedures are by simulation, one with a very high rate
CIC_DEC
- CIC抽取滤波器设计，CIC滤波器采用5阶8倍抽取。-CIC decimation filter design, CIC filter order of 8 times 5 samples.
CIC_DEC_3
- CIC抽取滤波器设计，CIC滤波器采用5阶3倍抽取。-CIC decimation filter design, CIC filter order 3 times 5 samples.
CIC_DEC_4
- CIC抽取滤波器设计，CIC滤波器采用5阶4倍抽取。-CIC decimation filter design, CIC filter order 4 times using 5 samples.
CIC_DEC_6
- CIC抽取滤波器设计，CIC滤波器采用5阶6倍抽取。-CIC decimation filter design, CIC filter stage 6 times 5 samples.
chouqu
- 抽取倍数是4倍的多相抽取滤波器，用于降低接收信号的速率。-multi_phase decimation filter
123456789
- 以一个多相抽取滤波器为例，介绍滤波器组的编码方式，包括主程序模块和子程序模块-With a polyphase decimation filter, for example, introduced the filter encoding methods, including the main program modules and subroutines Module
cic_dec_8_five
- CIC抽取滤波器，抽取系数8,verilog版本，用于数字下变频-CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion
fir_dec3
- FIR抽取滤波器，抽取系数3，Verilog版本，数字下变频-FIR decimation filter, extraction coefficient of 3, Verilog version of the digital down-conversion
lvbo
- 一个用matlab软件做的抽取滤波器的程序，在软件中打开文件仿真后得到6个波形-Software used to do a decimation filter matlab program, open the file in the software simulation waveforms obtained 6
半带滤波器插值抽取
- 使用半带滤波器实现多速率信号处理详细MATLAB代码(The use of half band filter to achieve multi rate signal processing, detailed MATLAB code)
DDC中的抽取滤波器设计及FPGA实现
- 本文对下变频模块中抽取滤波进行了详细的分析，并详细阐述了其FPGA的实现过程和方法(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)