搜索资源列表
VHDL-FPGA-clock
- ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
040207
- 数字钟电路系统由主体电路和扩展电路两大部分组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。用MAXPLUSⅡ进行电路设计与仿真.-digital clock circuit system from the main circuit and the circuit extended two major components. Among them, the main circuit digital clock to complete the basic functions,
51单片机 ds1302数字钟
- 51单片机 ds1302数字钟 lcd1602显示，C语言编写，protues仿真，星期，年月日都有显示
多功能数字钟
- 多功能数字钟，具有时分秒校正功能，12/24小时切换功能，并且附有详细的代码注释和仿真电路图，值得借鉴
protelshzzh.rar
- 基于单片机的数字钟设计电路图，以及PCB仿真图。,MCU-based design of digital clock circuit, and PCB simulation Fig.
DE2.rar
- 使用 DE2板制作的多功能数字钟，含有选择功能，秒表，电子表，闹钟，用7-segment LED液晶显示，可以通过LCD看当时状态 附有仿真波形,-Clk_Div,- Mode_Select,-Watch,-stop_watch,-Lcd_Module,-Total_Out source code，Simulation waveform
1234
- 多功能数字钟，、在quartus 2环境中编译通过； 4、仿真通过并得到正确的波形； 5、给出相应的设计报告 -Multifunction digital clock, in the quartus 2 compiler environment through 4, simulation through and get the correct waveform 5, gives the design report
shuzizhong
- Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
51shizizhong
- 以51单片机控制的lcd数字钟，包括调时，定时。并包括pretues的仿真图-To 51 single-chip control of the lcd digital clock, including the transfer, the timing. And includes pretues simulation diagram
MCU_Digital_Clock
- <基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-<Based on single-chip digital clock design> individuals do graduate design, with Protel map, the source code through the use of Proteus software simulation, complete with paper-ba
Electroniccalendar
- 毕业设计 QQ 64134703 13720363121 基于51单片机的电子万年历 ,带数字钟功能.proteus 仿真+程序+完整论文. 更多免费毕业设计 www.rmlcd.cn-QQ 64134703 13720363121 graduation project of 51 single-chip microcomputer-based electronic calendar with a digital clock function. Proteus simulation+ p
clock
- 软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 多功能数字钟-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Multi-function digital clock
deCPLDVHDLshijong
- 基于CPLD的VHDL语言数字钟（含秒表）设计 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
Electroniccalendarsandelectronicform
- 电子日历及电子表，我在KEIL51及仿真通过，可以运用于数字钟。-Electronic calendars and electronic form, and Simulation KEIL51 I passed, can be used in digital clock.
digitalclock
- 完全由数字模拟电路构成的数字钟仿真，界面漂亮，电路经典，功能强大！ -digital clock
VHDL_for_clock
- 基于VHDL语言的数字钟设计，附有完整的程序代码，并有仿真结果。-VHDL-based digital clock design, with a complete code, and have the simulation results.
MCU_Digital_Clock
- 单片机的数字钟设计,毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-Microcontroller digital clock design, graduate design with Protel map, the source code through the use proteus software simulation, with a Bi-based papers
small-rtos-clock
- 这是基于small rtos操作系统的在51系列单片机上实现的一个数字钟，用proteus仿真实现，用原理图，可以在硬件上直接运行，但必须注意要用89S52或者更大ram的芯片。-This is based on small rtos operating system in the 51 series microcontroller implemented on a digital clock, with proteus simulation to achieve, with schematic
zhangjun
- 用硬件描述语言实现数字钟的设计，实现正常计时，报整点时数，电台整点报时，12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
0608190248xiatao
- 实验利借助于Quartus II 软件设计了一个多功能数字钟，实现了校时，校分，清零，保持和整点报时等多种基本功能，此外还实现了闹钟，星期，音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试，最后在实验板上验证了设计的正确性。 关键字：数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real