搜索资源列表
GPS时钟在网络时间同步中的应用
- 随着科学技术的迅速发展,GPS得到了越来越广泛的应用,本论文介绍了它在网络时间同步中的应用,值得参考-as science and technology is developing rapidly, GPS has been widely used, this paper introduces its network time synchronization, the application should reference
10
- 时钟论文, 时钟论文.
timer
- 用51单片机设计的时钟电路（毕业论文） AT89C51 LED数码管 实现年月日时分秒电子时钟
verilog数字时钟论文及代码
- verilog数字时钟论文及源代码
单片机类毕业设计参考论文
- 这个有很多论文,绝对是好东西,不说好不收费,每个设计包含论文、原代码，个别的有PCB，请下载者仅做参考 16×16点阵(滚动显示)论文+程序.rar cdma通信系统中的接入信道部分进行仿真与分析.rar LED显示屏动态显示和远程监控的实现.rar USB接口设计.rar 毕业设计(论文)OFDM通信系统基带数据.rar 仓库温湿度的监测系统.rar 单片机串行通信发射机.rar
设计异步多时钟系统的综合以及描述技巧
- 关于异步多时钟系统设计的很好的文章，获2001年CA最佳论文三等奖
Doc1
- 电子信息工程 电子时钟毕业设计论文 非常经典-Electronic Information Engineering Graduation Project electronic clock is a classic paper
112323
- 用51单片机设计的时钟电路（毕业论文）用51单片机设计的时钟电路（毕业论文）-Designed with 51 single-chip clock circuit (Thesis)
Use51ClockElectricCircuitsOfMachineDesign
- 用51单片机设计的时钟电路(毕业论文) 用51单片机设计的时钟电路(毕业论文)-Use 51 clock electric circuits of machine design( graduation thesis)
51clockcircuitThesis
- 用51单片机设计的时钟电路（毕业论文）资料-Single-chip design with 51 clock circuit (Thesis) data
dpj
- 用51单片机设计的时钟电路（毕业论文）很不错的设计.值得参考-Single-chip design with 51 clock circuit (Thesis) The design is pretty good. It is also useful
shuzishizhong
- 数字式时钟设计，是完整的毕业设计论文。非常的有用。-Digital clock design, the design is complete graduation thesis. Very useful.
clock
- 这是我用VC++做的一个模拟时钟设计论文。-This is because I use VC++ to do an analog clock design thesis.
5224595432
- 基于单片机的电子时钟系统设计论文，包含电路图和源码-Electronic clock system based on single chip design of papers, including schematics and source code
Microcontrollerdigitalelectronicclock
- 本文介绍了一款基于AT89S51单片机数字钟的设计，通过多功能数字钟的设计思路，详细叙述了系统硬件、软件的具体实现过程。论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作；软件同样采用模块化的设计，包括中断模块、闹钟模块、语音模块、时间调整模块设计，并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。并且通过对比实际的时钟，查找出了误差的来源，确定了调整误差的方法，尽可能的减少误差，使得系统可以达
at89c51
- 单片机at89c51电子时钟论文，内附源代码以及模拟电路图-SCM at89c51 electronic clock papers, containing the source code and the analog circuit
High-Speed-FFT
- 优秀硕士论文，课题采用现场可编程门阵列((FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整个系统的数据交换和处理速度得以很大提高。本设计实现了4096
sdr
- 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计
1664dianzhenshizhong
- 基于单片机的16*64点阵时钟显示屏的论文，C程序代码，原理图，PCB板，实物图-Based on single chip clock display 16* 64 dot matrix paper, C code, schematics, PCB, physical map
0037、基于单片机的数字钟设计论文资料
- 本设计以单片机AT89S52为切入点，通过使用AT89S52的内部的可编程定时器/计数器，结合对外接晶振的调节来确定一个合适的振荡周期，从而确定出内部的机器周期。再通过对内部中断程序的设置来设计出时钟程序，即设计出了电子时钟的核心。然后在核心电路的基础上设计出了相应的扩展电路，使本设计更加实用。(The AT89S52 single-chip design as the starting point, through the use of AT89S52 internal programmabl