搜索资源列表
pinglvji
- 做的等精度频率计，采用等精度测量原理，即利用双计数器“相关计数”和“硬件同步分频”实现高低频率的等精度的测量。用FPGA实现频率测量、周期测量、时间间隔测量、相位测量及脉冲宽度的测量。所有的测量功能都由VHDL语言编程实现。-I do other precision frequency meter, use and other precision measuring principle, namely the use of dual-counter " related counts&qu
maikuanceliang
- 能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。系统有三个状态：准备测量状态、测量状态、测量完毕状态。在准备测量状态下，测量结果显示为全零，内部计数器不计数，仅当待测脉冲按键SW12被按下时（按下后，输入到FPGA引脚的为低电平）进入测量状态。在测量状态下，只要待测脉冲按键一直按下，则内部计数器一直加计数并同时显示计数结果，这个结果用两个数码管L7，L8指示，从“00”到“FF” （如果计数超出量程即超出“FF”，则需锁存一个溢出信号让溢出指示灯D29亮）。仅当待测脉冲按键松开时进入测
DM1_KEYs_LEDs_C5T
- FPGA的键盘和LED显示。详细情况可用QuartusII打开，了解顶层原理图上的文字标注。键1控制计数脉冲，计数显示于数码管和发光管。-the file succeed in making the LEDs changed according to our key.
fpganaoz
- 基于FPGA闹钟系统的设计。 1.秒模块实际上是一个计数器，一秒记录一次并输出。 2.分，时模块在一个脉冲上升沿计数一次的基础上，加入了时间调整控制。 3.调整时间的控制模块，在使能信号有效时，才可实现时分的调整。 4.闹钟调整及控制模块，可实现闹钟设时的调节功能。 5.显示模块，实现时间与闹钟显示的切换。 6.闹铃模块，实现闹铃的发声装置。 7.总逻辑模块，实现电子闹钟相应功能的总系统。 -FPGA-based alarm system design. 1. S
timing
- 对输入CPLD/FPGA特定口的前后两个脉冲间隔进行计数并输出-timing for the break of 2 impulses into the certain input of CPLD/FPGA and output
CPLD
- verilog编写的加减6路可逆计数器，用于FPGA对6路脉冲信号的计数-verilog written addition and subtraction 6 way reversible counter for FPGA on the 6-channel pulse count
the-FPGA-taxi-billing-program-
- 出租车计费的硬件设计分为5个模块：1.车轮脉冲计数模块；2.里程计数模块；3.计费模块；4动态扫描模块；5译码模块-The taxi billing hardware design is divided into five modules: 1. The wheels pulse counting module 2. Mileage counting module 3. The billing module 4 dynamic scanning module 5 decoding mod
FPGAbasedprogramable-PROWER
- 本设计提出了一个基于FPGA的程控稳压电源的方案。通过按键向FPGA输入信号，FPGA得到“十位”和“各位”计数脉冲信号，通过计数器模块计数，内部计数器的信号一路送给外部显示电路来显示当前的电压值，另一路经过D/A转换器（DAC0832）输出模拟量，再经过运算放大器隔离放大，控制输出功率管的基极，随着功率管基极电压的变化而输出不同的电压，同时实现双路输出。实际测试结果表明，本系统具有易调节，高可靠性，操作方便，电压稳定度高，其输出电压采用了数字显示的特点。-This design present