搜索资源列表
VERcf_fft_1024_8
- 1024点８位FFT的Verilog语言实现-1024-point FFT eight Verilog language
fft1024
- 1024点fft verilog hdl
bubblesort1024ram
- 快速冒泡排序基于FPGA实现，有测试文件以及设计图，实现1024*32位数序的多数排序，突破传统是的REG类型少数排序，利用RAM，针对RAM中的无序数的地址调换，达到排序目的，仅供学习交流-Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking trad
1024FFT-verilog-hdl
- 基于spartan 3e 的IFFT算法verilog HDL程序-Based on the verilog 3e Spartan IFFT algorithm of HDL program
cf_fft_1024_8
- 这是用verilog语言实现的1024点ff程序t-This is achieved using Verilog 1024 language ff procedures point t
H_512x1024
- LDPC 码二进制规则码生成矩阵512*1024，效果很理想-LDPC code rules binary code matrix to generate 512* 1024, the effect is very satisfactory
cf_fft_1024_8
- 用verilog编写的1024点的fft快速傅立叶变换-Verilog prepared using 1024 point fft Fast Fourier Transform
InvMod_test
- verilog实现的1024位的大数模逆算法，引入RAM作为数据通道-verilog to achieve the 1024 Modular inverse algorithms, the introduction of RAM as a data channel
VGA_1024_768
- 点亮了我的LCD显示器,1024*768@60Hz,verilog语言,EP2C8,全部源码-Lit my LCD monitor, 1024* 768 @ 60Hz, verilog language, EP2C8, all the source code
crc-gen
- CRC Generator is a command-line application that generates Verilog or VHDL code for CRC of any data width between 1 and 1024 and polynomial width between 1 and 1024. The code is written in C and is cross-platform compatible
top_module
- OFDM Gaurd Detector, Symbol length = 1024 & Gaurad Length = 256, and test bench written in verilog!
7788
- 用verilog编写的1024点的fft快速傅立叶变换-Written in 1024 by verilog point fast Fourier transform fft
cf_fft_1024_8
- 1024点的fft算法verilog实现程序，主要是通过verilog来实现fft算法- 1024 spot fft algorithm verilog realizes the procedure
And-serial-converter
- 实现1024位并行输入，32位串行输出的verilog HDL程序 并带有其测试程序-Achieve 1024 parallel input, 32-bit serial output verilog HDL program and with the test procedures and serial converter
fft_1024
- 基于FPGA的1024点的verilog和VHDL实现-Based on FPGA 1024 verilog and VHDL implementation
1024point-fft--using-verilog-hdl
- 1024点快速傅里叶变换，使用verilog hdl硬件描述语言-1024point FFT，using verilog hdl
1024-point-FFT-in-verilog.pdf
- 1024 点得快速傅里叶变换算法 FPGA in verilog-1024 point FFT on a FPGA written in verilog
fft1024-verilogCODE
- fft 1024点verilog代码,适用于基-4的FFT算法描述，使用quartus，modelsim，-fftpoint 1024 verilog code
eetop.cn_利用FPGA实现浮点运算的verilog代码
- 计算机里整数和小数形式就是按普通格式进行存储，例如1024、3.1415926等等，这个没什么特点，但是这样的数精度不高，表达也不够全面，为了能够有一种数的通用表示法，就发明了浮点数。 浮点数的表示形式有点像科学计数法（*.*****×10^***），它的表示形式是0.*****×10^***，在计算机中的形式为 .***** e ±***），其中前面的星号代表定点小数，也就是整数部分为0的纯小数，后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数，例如1024就能表示成0.
FPGA_USB2.0设计
- 把FX2配置成从FIFO的模式， 配置为单片机工作时钟24M，端点2输出，字节1024，端点6输入，字节1024，信号全设置为低电平有效等。我们的模块驱动时钟我们配置成内部输出时钟，也就是让FX2给我们的设计当做时钟源，输出一个最大的配置时钟48M的时钟。(The FX2 is configured from FIFO mode, configured as MCU working clock 24M, endpoint 2 output, byte 1024, endpoint 6 input