搜索资源列表
数值任意相互转换的非可视件
- 能够将数值数据在 2 进位、8进位、10进位及 16 进位等数值系统中任意相互转换的非可视件-numerical data can be in two places into, into 8-bit, 10 and 16 this year, and so on into the system of arbitrary numerical conversion of non-visible pieces
CRC16位校验demo
- C#开发，输入一个16进制字符串，通过CRC校验算出最终的CRC校验码
DES算法中key生成部分,输入为16位16进制密码
- DES算法中key生成部分,输入为16位16进制密码，输出为包含16个子密钥的数组,key generation in DES algorithm
三种16位整数运算器的ALU设计方法
- 三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
jisuanqi
- VB6.0编写的计算器，可以+-X％取模亦或，2 8 16进位换算-VB6.0 prepared calculator, can be+-X％ modulus Or, 2 8 16 binary conversion
56775
- VB6.0的2 8 16进位换算器-VB6.0 of 2 8 16 binary converter
16bitCLA
- 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules
16bit_display8bitLED
- Abstract七段显示器在DE2可当成Verilog的console，做为16进位的输出结果。Introduction使用环境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)简单的使用switch当成2进位输入，并用8位数的七段显示器显示16进位的结果。-Abstract Seven-Segment Display as Verilog to DE2 at the console, as 16 of the output binary. In
adder17
- 实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。-Adder 17 to achieve the use of a 16-bit CLA, and a one-bit full adder composed of a binary input and binary output of the adder 17, and
cla16
- 16位超前进位加法器的源代码，整个工程文件都有，是在ISE10.1下建立的，可以帮助理解超前进位原理（对了，是Verilog的，因为上面没看到只好选VHDL了）-16-bit look-ahead adder the source code files have the whole project was established under the ISE10.1 to help understand the lookahead principle (By the way, is the Ver
16-10jinzhizhuanhuan
- 16进制与10进制的转换，可以实现1-4位16进制转换为10进制，大小写均可以！-16 hex and 10 hex conversion, can convert 16 hex 1-4 10-bit binary, the case can be!
adder
- 设计一个16×16位的流水线乘法器。 乘法器部分采用16×16进位保留（Carry-save）阵列构成。 最后一行部分积产生单元要求采用超前进位构成。 -Design of a 16 x 16 pipelined multiplier. Multiplier by 16 x 16 carry save array ( Carry-save ). The last line of the partial product generation unit requires u
CRC32-16
- 输入16进制字符串即可进行CRC的16位校验和32位检验，已测试-Hexadecimal string to the CRC 16 checksum 32 test has been tested
16
- 编写两个十六位数的加法程序。 有两个十六位无符号数，分别存放在从20H和30H开始的数据区中，低八位先存，高八位在后，和存于R3（高八位）和R4（低八位），进位位存于R2。-Write two sixteen digits addition program. There are two 16 bit unsigned number, respectively in from 20 h and 30 h began to data area, low eight put first, hi
16-leading-adder-Verilog-program
- 这是一个16位超前进位加法器的Verilog程序。-This is a 16 bit leading adder verilog program.
16-2
- 16进制转化为2进制，可实现用键盘输入一个四位16进制的数转化为二进制数。-Hexadecimal into binary, you can use the keyboard to enter a four-digit hexadecimal number converted to a binary number.
Eight-16-band-frequency-meter-design
- 8位16进制频率计的设计，其中包括测评控制电路的设计，32位锁存器的设计，32位计数器的设计和频率计顶层文件-Eight 16-band frequency of the design, including the design of the evaluation of the control circuit, 32-bit latch design, the design of 32-bit counter and frequency meter top-level document
adding_device-for-16
- 用于两个16位数据的加法，产生一位进位，然后输出-adding device
ComFxPlc
- 通讯组件能对PLC的输入、输出端口，以及内部中间继电器存储区域、内部数据存储区域，以及扩展存储区域进行读写操作，常用数据类型如下： INT16: 16位有符号整数； DINT32: 32位有符号整数； UINT16: 16位无符号整数； HEX32: 32位16进制字符； BIN16： 16位二进制字符串； REAL32： 32位单精度浮点数据；(The communication component can
16位超前进位加法器
- 16位超前进位加法器的报告，报告里面含有主代码测试代码仿真结果(16 bit forward adder)