CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 16选1

搜索资源列表

  1. xygbook

    0下载:
  2. 主要功能如下:1、不用注册也可以发言,注册的话保留用户名;2、可以设置多个管理员;3、两种留言显示方式:留言本式和讨论区式,并可进行固定设置;4、管理员可以删除、固顶、锁定、提前和反向操作留言;5、留言可选心情图标;6、发帖人IP记录,管理员可查看;7、注册用户可以修改自己的留言;8、留言可按留言主题、留言内容、回复内容、留言人进行搜索;9、可设置是否必须注册才能留言;10、可设置是否只能管理员或版主才能回复;11、可设置过滤词语;12、可设置被过滤词语后是否禁止该用户再次留言; 13、留
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:670.37kb
    • 提供者:qiu
  1. LotteryDrawing

    0下载:
  2. 一个自制的彩票抽奖程序,能实现33选6+16选1,比较粗糙,欢迎大家修改-a privately lottery draw procedure, the election can achieve 33 1 6 16 election, compared Rough Welcome changes
  3. 所属分类:JSP源码/Java

    • 发布日期:2008-10-13
    • 文件大小:1.39kb
    • 提供者:张浩
  1. 88LED

    0下载:
  2. 本实验模块使用4块WTD3088组成16×16点阵,以满足汉字显示的要求。为了方便的控制四个单元,使用了一片74LS139译码,产生四个地址片选信号:CLKR1= CSLED,CLKR2= CSLED+1,用于行控制的两片74LS273;CLKC1= CSLED+2,CLKC2= CSLED+3,用于列控制的两片74LS374。
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:2.61kb
    • 提供者:王建军
  1. mux16_1

    0下载:
  2. 本程序实现了对输入数路的16选1功能,需要的同志可以研究研究,共同进步-the realization of the import of a number of routes 16 election a function, the comrades need to be studies, and common progress
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:86.34kb
    • 提供者:龙小军
  1. mytaoyuanly3

    0下载:
  2. 主要功能如下:1、不用注册也可以发言,注册的话保留用户名;2、可以设置多个管理员;3、两种留言显示方式:留言本式和讨论区式,并可进行固定设置;4、管理员可以删除、固顶、锁定、提前和反向操作留言;5、留言可选心情图标;6、发帖人IP记录,管理员可查看;7、注册用户可以修改自己的留言;8、留言可按留言主题、留言内容、回复内容、留言人进行搜索;9、可设置是否必须注册才能留言;10、可设置是否只能管理员或版主才能回复;11、可设置过滤词语;12、可设置被过滤词语后是否禁止该用户再次留言; 13、留言锁定
  3. 所属分类:家庭/个人应用

    • 发布日期:2008-10-13
    • 文件大小:556.41kb
    • 提供者:dong
  1. AsmExperimentA

    0下载:
  2. 这些是我们在学校里做汇编实验时做的。实验列表如下。里面有源代码。 1. 实验一 汇编编译器的使用及程序调试(必做) 4 2. 实验二 非压缩/压缩十进制码转换程序的设计与实现(必做) 11 3. 实验三 顺序程序设计(选做) 13 4. 实验四 分支程序设计(选做) 16 5. 实验五 循环程序设计(选做) 19 7. 实验七 字符串操作程序设计(选做) 24
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:560.1kb
    • 提供者:Abenl
  1. VHDL-XILINX-EXAMPLE26

    1下载:
  2. [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.52mb
    • 提供者:fuhao
  1. electirc-ICC.rar

    0下载:
  2. 16路电流采集卡程序 可实现同时对16路电流模拟输入转换成16路数字信号输出,AD采用ltc1865,8选1模拟通道开关采和CD4051,主机采用应答方试(一问一答).,16 current acquisition card procedures can be achieved at the same time on the 16 current analog input into digital signal 16 output, AD used ltc1865, 8-channel ana
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:175.39kb
    • 提供者:邓庆国
  1. THB7128

    0下载:
  2. 步进电机驱动芯片THB7128全套资料! ● 双全桥MOSFET驱动,低导通电阻Ron=0.53Ω ● 最高耐压40VDC,大电流3.3 A(峰值) ● 多种细分可选(1、1/2、1/4、1/8、1/16、1/32、1/64、1/128) ● 自动半流锁定功能 ● 内置混合式衰减模式 ● 内置输入下拉电阻 ● 内置温度保护及过流保护 -stepper motor dirver IC
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-24
    • 文件大小:663.19kb
    • 提供者:tangjiagong
  1. Rdice

    0下载:
  2. 模拟33选6,16选1福利彩票乐透模拟选号器 不用再为选号烦恼,让电脑帮你选择吧! 需要RxLib控件支持。-Select a simulation of 33 elected 6,16 Welfare Lottery Lotto Pick analog devices no longer need to worry for the Pick, let the computer help you choose bar! Need to support RxLib control.
  3. 所属分类:Other windows programs

    • 发布日期:2017-03-29
    • 文件大小:171.87kb
    • 提供者:晓东
  1. led

    0下载:
  2. 通过8片74595和16片tip127驱动16*`16*4的led,显示汉字信息,超高亮度的led显示.74595采用串联移位的方式,74154为16选1的行驱动,驱动16片tip127,显示效果良好-74595 and 8 through 16 tip127 Driver 16* `16* 4 led, display of Chinese characters of information, ultra-high brightness of the led display using tan
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:35.99kb
    • 提供者:许石宝
  1. SELCT16_1

    0下载:
  2. 16选1的数据选择器,通过控制端对16位的二进制进行选择-16 selected a data selector, by controlling the end of the 16-bit binary selection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:242.42kb
    • 提供者:K.W.Hsu
  1. mux_casez

    0下载:
  2. 用verlog写的复用器,16选1 简单但很实用-Written with verlog multiplexer, 16 selected a simple but very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:620byte
    • 提供者:xiaoxuebing
  1. daima

    0下载:
  2. 寄存器组 1. 实验目的 (1)了解通用寄存器组的用途及对CPU的重要性。 (2)掌握通用寄存器组的设计方法。 2. 实验要求 设计一个通用寄存器组,满足以下要求: (1)通用寄存器组中有4个16位的寄存器。 (2)当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 (3)通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 (4)通用寄存器组中有两个读出端口,由控制信IDC控制,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.08kb
    • 提供者:yiyi
  1. 000

    0下载:
  2. 本人学DELPHI时间不长,买彩票的时候按照书写个小程序,只是随机做个红球33选6和蓝球16选1的工作。 东西做的不好,望各位大家能把历史数据也能做进来,请大家多多关照!能携手共进,共创DELPHI辉煌-DELPHI my school not long, the time to buy lottery tickets by writing small programs, just to be a red ball of 33 randomly selected 16 selected 1,
  3. 所属分类:Education soft system

    • 发布日期:2017-04-06
    • 文件大小:172.42kb
    • 提供者:1111
  1. cla16

    0下载:
  2. 16位超前进位加法器的源代码,整个工程文件都有,是在ISE10.1下建立的,可以帮助理解超前进位原理(对了,是Verilog的,因为上面没看到只好选VHDL了)-16-bit look-ahead adder the source code files have the whole project was established under the ISE10.1 to help understand the lookahead principle (By the way, is the Ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:629.32kb
    • 提供者:nikis
  1. VB-Lottery-Software

    0下载:
  2. 双色球随机选号程序。提供33选6+16选1的中国福彩双色球玩法的随机选号软件。-VB-Lottery Software
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:133.9kb
    • 提供者:郭元明
  1. The-VHDL-various-basic-code

    0下载:
  2. VHDL的各种基本代码 包括4选1,8选1多路选择器,8位全加器,加1减1计数器,序列检测器,异步清零16位加减可控计数器,数码管扫描程序,双2选1,状态机等基本程序!-VHDL basic code including 4 election 1,8 to 1 multiplexer selector, 8-bit full adder, plus 1 minus 1 counter sequence detector, asynchronous clear 16 plus or minus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:3.53mb
    • 提供者:ai
  1. ssq

    0下载:
  2. 红球32选6,蓝球16选1。电脑随机抽取中奖号码,手动填写号码和电脑随机填写号码,并判断中奖情况。-Red ball 32 6 election, elect a basketball 16. Computer randomly selected the winning numbers, computer-generated random numbers and fill in manually fill out numbers, and determine the winning situat
  3. 所属分类:Applet

    • 发布日期:2017-04-04
    • 文件大小:4.83kb
    • 提供者:杨正辉
  1. EDA

    0下载:
  2. 1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器(并行输入串行输出) 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器(6位右移寄存器) 19.二十四进制双向计数器 20.二选一 21
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:4.05kb
    • 提供者:wanghao
« 12 3 4 5 »
搜珍网 www.dssz.com