搜索资源列表
38decoder
- 使用Verilog硬件描述语言编程的38译码器，包含测试描述
LAB2
- 38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果
38译码
- 基于matlab的38译码器，能正常运行。
38译码器
- 基于matlab的38译码器，已通过运行。
decoder_38_vhdl
- FPGA 的VHDL实现的38译码器
38译码器
- 用labview实现38译码器功能
基于verilog的38译码器
- 基于verilog的38译码器，八个输出，三个输入-counter based on verilog
VHDL38decoder
- VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序-38 decoder VHDL language implementation, including program source code file, there are testbench test procedures
74ls138
- 利用单片机来控制38译码器，然后从译码器的输入端控制发光二极管，实现流水灯-yi ma qi kong zhi liu shui deng
38
- 程序提供了一种高效简单的38译码器的算法，非常实用-Procedure provides a simple and efficient algorithm decoder 38, a very practical
38yima
- 本文为用vhdl语言编写的38译码器，为doc格式，请先复制到相应软件例如maxplus中再使用。-This article was prepared by using VHDL language decoder 38 for doc format, please copy to the appropriate software such as maxplus in the re-use.
travel
- 自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行-VHDL to do their own curriculum design, traffic lights: the realization of the trunk road countdown, 30,20
dec3_8
- 有VHDL写的一个38译码器,并付仿真波形.-VHDL has written a decoder 38, and pay the simulation waveform.
38.58
- 基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6-Based on VDHL decoder 38 with the divider 58 to achieve the main FPGA chip: CycloneII EP2C35F672C6
38-decoder
- 38译码器，和一般的38译码器一样，二进制与十进制的对应-Decoder 38 and decoder 38 in general, as the corresponding binary and decimal
decoder38-ok-38
- 基于Quartus II软件实现38译码器功能。-Decoder function to achieve 38
123
- 3路输入，8路输出的译码器，利用FPGA,BASYS3板子实现该功能，文件已有源代码，仿真代码和约束文件。(3 way input, 8 way output decoder, using FPGA, BASYS3 board to achieve the function, the document already has source code, simulation code and constraint files.)
decoder38-ok-38译码器
- 使用quartus2软件的VHDL编写了简单38译码器，希望大家能积极学习(The use of quartus2 software VHDL prepared a simple 38 decoder, I hope we can actively study)
3_8_decoder_20170407
- 一个简单的38译码器程序，内附真值表，在本实验例程程序中用于Cyclone 2。(A simple program for 38 decoder.)
38译码器的verilog实现
- 本附件为38译码器的编程实现，使用modeslim软件模拟较佳