搜索资源列表
DE2_Default
- his design is the initial design when the board is powered-up. It increments a counter and displays the value on the 7-segment displays and LEDs. An image is also displayed on the VGA port.-his design is the initial design when the bo ard is powere
V3(2)
- 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15， 2. 带数码管的4位可逆计数器 将实验三的结果在数码管上显示。结合上次实验，将4位可逆计数器，数码管显示，分别作为两个子模块，实现在数码管上显示的4位可逆计数器。-Design of a 7-s
part2
- Implement a 3-digit BCD counter. Display the contents of the counter on the 7-segment displays, HEX2− 0. Derive a control signal, from the 50-MHz clock signal provided on the DE2 board, to increment the contents of the counter at one-se
VHDL
- 7段数码管译码器和8421码十进制计数器的程序-7 segment digital tube, and 8421 yards decimal decoder program counter
123654vhaing
- 八音自动播放电子琴设计 vhdl源码，文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
freqm
- a simple implementation of a frequency meter with the BCD-counter and the 7-segment LED display
AND_TOP
- Simple 7 segment up-counter for Quartus II 4.
SPL_TOP
- 7 segment up-counter for Quartus II 4.
VHDLdigital
- 7段数码管译码器设计与实现 一．实验目的 1. 掌握7段数码管译码器的设计与实现 2. 掌握模块化的设计方法 二．实验内容 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15， 2. 带数码管的4位可逆计数器 将实验三的结果
7
- 调用总共四个计数器（两个六进制，两个十进制，六进制计数器可由实验五的程序做简单修改而成）串起来构成异步计数器，计数器的值，通过实验九串行扫描输出。用1Hz连续脉冲作为输入，这样就构成一个简单的1h计时器。带一个清零端。 输入：连续脉冲，逻辑开关；输出：七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
GM
- 用74系列数字器件设计一个频率计。要求： ① 用4位7段数码管显示待测频率，格式为0000Hz。 ② 测量频率范围：10~9999Hz。 ③ 测量信号类型：正弦波、方波和三角波。 ④ 测量信号幅值：0.5~5V。 ⑤ 设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1S。 -74 series of digital devices designed to use a frequency counter. Requirements: ① with four 7-seg
PSoCDigitModule
- PSoC常用数字模块，介绍了cypress公司的PSoC1系列中的常用数字模块：8位定时器模块Timer8，8位计数器模块Counter8 ，8位脉宽调制模块PWM8 ，LED模块，7段数码管控制器模块LED7SEG，LCD模块。 -PSoC common digital module, introduced the company' s PSoC1 series cypress common digital module: 8-bit timer module Timer8, 8-b
success
- 各种FPGA初级入门程序（已调试通过），包括计数器、流水灯、7段数码管显示以及PS2键盘接口驱动，采用VHDL语言编写，适合初学者参考-Various FPGA primary entry procedures (already debugged), including the counter, water light, 7 segment LED display and PS2 keyboard interface driver, using VHDL language, suitable f
CONTADOR-DISPLAY-7-SEGMENTOS
- counter using 7-segment display, CCS and PIC 16F877A
compteur_7seg
- vhdl program of a counter with a 7 segment display
counter_using877a
- this program is developed to make counter using PIC16f877a and display the value using LCD display or 7 segment display.
inverse_counter
- 利用ALTERA的DE2实现4位可逆计数器，并进行7段译码显示，VHDL编写-4-bit counter with 7-segment display using VHDL
DE2_Default
- DE2的默认例程：当电路板供电的，这样的设计是最初的设计。递增计数器显示值 7段显示器和发光二极管。也显示图像的VGA端口上。-This design is the initial design when the board is powered-up. It increments a counter and displays the value on the 7-segment displays and LEDs. An image is also displayed on the V
Up-counter-89s52
- AT89s52 based up counter 3 digit led 7 segment, protius simulation file include,asm code and hex code include,sw press for counter up.
7-segment-counter
- 7 segment counter in VHdl-7 segment counter in VHdl