基于VHDL的计数器控制程序，大三的时候写的，感觉不错。-VHDL-based counter control procedures, junior year writing, I feel good.

通过一个简单完整而典型的12进制计数器的VHDL设计实例，来使大家初步了解用VHDL表达以及由此而引出的VHDL语言现象和语句规则。 让大家能够迅速的从整体上把握VHDL程序的基本结构和设计特点，达到快速入门的目的。 -Through a simple and complete and typical 12-band counter VHDL design examples, to make preliminary understanding of VHDL expression and the

十二进制计数器，基于verilog HDL实现。(Twelve decimal counter)

运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)