搜索资源列表
f
- 为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过仿真验证，译码结果正确，得到编码前的原始码元，速度显著提高，译码器复杂程度明显降低,性能优良。-The convolution code
DATA_CONV_ENCODE
- OFDM系统中的多码速卷积码的FPGA实现,可以实现1/2,3/4,2/3等码率!-convolution encoder!
Convolution_filter-fpga
- Implementation of a 2D Convolution Filter on FPGA. Performance evaluation between CPU, GBU and FPGA
Lab07
- LabVIEW FPGA Implementation of Convolution
convolution
- convolution codes using verilog language for FPGA
verilog-2-1-4
- 卷积码（2,1,4）编解码的FPGA实现-Convolution code (2,1,4) decoding the FPGA implementation
卷积码程序verilog
- 用Verilog语言在FPGA下实现卷积程序。(Convolution code utilite by verilog)