CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - CPLD I2C verilog

搜索资源列表

  1. CpldandEepromI2c

    0下载:
  2. verilog 编写的I2c协议程序,用于cpld读写EEPROM-verilog I2c agreement prepared by the procedures for cpld writable EEPROM
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:436.98kb
    • 提供者:丁明
  1. Verilog_Development_Board_Sources

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.01mb
    • 提供者:Jawen
  1. i2c_Sample

    1下载:
  2. verilog在cpld上实现i2c主从设备通讯功能
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:702.14kb
    • 提供者:nedazq
  1. i2c-bus_verilog

    1下载:
  2. i2c总线的CPLD程序,是用verilog语言编写的,直接添加进去就可以用了。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:525.17kb
    • 提供者:汪学军
  1. i2c

    4下载:
  2. IIC 接口EEPROM 存取实验(verilog实现) 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址,按动另 外一个键,将刚写入的数据读回CPLD,并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-14
    • 文件大小:61.93kb
    • 提供者:梁旺
  1. I2C-CPLD

    0下载:
  2. I2C总线通讯的CPLD实现,包括详细的设计方法及源程序。-I2C总线通讯的CPLD实现
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:263.95kb
    • 提供者:nmh
  1. fVerrilog_Devr

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BBCD码,加法器,减法器,简简单易懂状态机,四位比较器,7段数码管,i2c总线,lcd液晶LCD显示出来,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-05
    • 文件大小:3.02mb
    • 提供者:qtzx
  1. I2C

    0下载:
  2. fpga cpld verilog hdl 语言 代码程序 beep 控制
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:604.92kb
    • 提供者:用彩色
  1. I2Csalve.v

    0下载:
  2. Modified I2C salve design 1. Asynchronous design: ASIC or FPGA design option 2. 8 bits CSR RW interface: 0~15, address and control 3. PAD not included 4. Altera CPLD verified
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:2kb
    • 提供者:ph5077
搜珍网 www.dssz.com