搜索资源列表
DDS+PLL
- 基于FPGA的新的DDS+PLL时钟发生器-FPGA-based new DDS PLL clock generator
控制DDS与PLL程序
- 本程序用于控制DDS9912和AD4106工作的串口程序
dds
- 基于FPGA的DDS设计，本程序采用verilog HDL语言编写，使用DDS+Pll倍频-The DDS-based FPGA design, the procedures used verilog HDL language, the use of DDS+ Pll frequency
singnal
- VHDL实现通用通信信号源，包括sin，cos，方波，三角波，BPSK，GMSK，ASK，16QAM等信号的产生以及DDS，PLL的VHDL系统代码-VHDL implementation of universal communication sources, including sin, cos, square, triangle, BPSK, GMSK, ASK, 16QAM and other signal generation and DDS, PLL system, the VHDL
sgs32
- Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件-Verlog HDL write a 32 square-wave generator, for example, is able to add 4-way, phase adjustable, adjustable frequency, adjustable d
dds_new
- 驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级-Clock driver joined the PLL, the DDS makes the clock-driven variable-.32-bit NCO makes the resolution of DDS can be done Hz magnitude
dds9851
- 本文主要介绍的是采用直接数字频率合成的短波信号发生器，它主要以微电脑控制部分、直接数字频率合成（DDS）部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作，操作方便明了，增加了很多功能。它通过启动DDS后，把内存缓存区的数据送到DDS后输出相应的频率，并把数据转换为BCD码，送到液晶显示器进行显示。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。-This paper describes the use of direct
dfefe.doc
- 该高频正弦信号发生器基于直接数字频率合成（DDS）和数字锁相环技术（DPLL），以微控制器（MCU）和现场可编程逻辑门阵列（FPGA）为核心，辅以必要的外围电路设计而成。系统主要由正弦信号发生、红外遥控、高速模数（A/D）－数模（D/A）转换、信号调制和后级处理等模块组成。-The high-frequency sinusoidal signal generator based on Direct Digital Synthesis (DDS) and digital PLL (DPLL), a
rail20100916
- 中文资料，ad9910 dds芯片中文资料。非常全面的翻译，适合所有做pll朋友参考使用-chinese pdf ad9910 dds chip Chinese data. Very comprehensive translation, for all to do with pll reference to a friend
10.1.1.19.9992
- complete project design for pll and dds
FDDDDSPLLP
- 一种基于FPGA的新的的DDS+PLL时钟发生器 -An FPGA-based new DDS+PLL clock generator
Pro_19
- Fpga,DDS,PLL,rom(正弦波)(f<13MHz,需要滤波)(Verilog)-Fpga, DDS, PLL, rom
PLLaDDSaPS2a12864(MSP430)
- 这是一个基于MSP430单片机，应用于AD9850的DDS和锁相环的驱动程序-This is an MSP430 microcontroller, used the AD9850 DDS and PLL driver
AD9852_54_Code
- AD9852 software,,,you can generate a single tone using this dds,,, you can control the PLL and DAC
FFT-sampling-and-analysis
- DDS&PLL&FFT采样分析（基于stm32库开发方式）-DDS & PLL & FFT sampling and analysis (large plate+ ps2)
dds-pll
- 0245、DDS-PLL组合跳频频率合成器.rar-0245, the combination of DDS-PLL frequency hopping frequency synthesizer.Rar
dds_AD9834+rw
- dds9834通信控制,配i和FPGA控制和pll可以得到频率的捷变(dds9834 communication control, with I and FPGA control and PLL can get frequency agility)