搜索资源列表
TMS320C6000DSPCacheUsersGuidespru656a
- TMS320C6000 DSP Cache User’s Guide-spru656a-TMS320C6000 DSP Cache User's Guide-spru6 56a
ADSP_BF532_Cache
- ADI Blackfin 532 Cache配置程序 使用Visual DSP++ 3.5开发-ADI Blackfin 532 Cache configuration procedures using Visual DSP 3. 5 development
DDR_SDRAM_use_in_embedded
- 很多嵌入式系统，特别是应用于图像处理与高速数据采集等场合的嵌入式系统，都需要高速缓存大量的数据。DDR（Double Data Rate，双数据速率）SDRAM由于其速度快、容量大，而且价格便宜，因此能够很好地满足上述场合对大量数据缓存的需求。但DDR SDRAM的接口不能直接与现今的微处理器和DSP的存储器接口相连，需要在其间插入控制器实现微处理器或DSP对存储器的控制。-many embedded systems, especially for image processing and hi
fifo2.pdf
- 以TI公司的DSP芯片TMS32OC6204为例，结合IDT公司的先进先出缓存芯片IDT72V3640，介绍了其扩展总线XB在DMA控制下对FIFO进行读写，以实现对图像的实时采集、处理。 -to TI's DSP TMS32OC6204 example, The combined company IDT FIFO-chip cache IDT72V3640. on the expansion of the bus XB under the control of DMA FIFO r
cache.doc
- TMS320DM642 DSP是TI公司新近推出的一款高性能数字多媒体处理器，它的两级高速缓存（Cache）结构为高复杂度视频编码算法的高效率实现提供了有力的保证。综合考虑视频编码算法特点和Cache结构特征实现的算法，能够满足系统整体需求和指标要求
MyCache
- ADI-BF533 DSP cache的配置代码
TMS320C6000
- TMS320C6000 DSP Cache User s Guide
ADSP-BF535EZ-KitLite
- 基于visual dsp++开发环境，针对bf535处理器的硬件单元驱动源码。包括audio,cache,fft,fir
ADSP-BF537EZ-KitLite
- 基于visual dsp++开发环境，针对bf537处理器的硬件单元驱动源码。包括ad/da,audio codec,booting,cache,can bus
intexample
- 关于DM6437 中断例程，没有使用DSP/BIOS，使用定时器中断来控制跑马灯-On the DM6437 interrupt routines, do not use DSP/BIOS, use the timer interrupt to control the Marquee
C64xx_DSP_Cache
- 介绍C64xx DSP Cache的资料，帮助你理解L1，l2的区别-C64xx DSP Cache introductory information to help you understand the L1, l2 distinction
cache
- dsp 关于缓存优化的非常好的文档，值得一看-cache optimized dsp on a very good document, worth a visit
DEC6713_EDMA
- TMS320C6000 DSP EDMA 程序例子，实用的程序-TMS320C6000 DSP Cache User s Guide
rty
- 近年来，随着DSP的快速发展，被广泛的应用于图像处理及目标定位[11][13][21]上，极大地提高图像处理的实时性。DSP主要用来实现扩展算法和数字信号处理的功能，其最典型的用途是实现数字图像处理算法。DSP芯片内采用大容量的SRAM作为系统的高速缓存，高达64位的数据总线带宽。在片外采用了目前流行的SDRAM、DDR2等高速大容量存储器的无缝连接，同时还支持SRAM、FIFO等各种类型的存储器，大大提高了图像的存储容量及速度。-In recent years, with the rapid
s
- 近年来，随着DSP的快速发展，被广泛的应用于图像处理及目标定位[11][13][21]上，极大地提高图像处理的实时性。DSP主要用来实现扩展算法和数字信号处理的功能，其最典型的用途是实现数字图像处理算法。DSP芯片内采用大容量的SRAM作为系统的高速缓存，高达64位的数据总线带宽。在片外采用了目前流行的SDRAM、DDR2等高速大容量存储器的无缝连接，同时还支持SRAM、FIFO等各种类型的存储器，大大提高了图像的存储容量及速度。-In recent years, with the rapid
fm25h20
- spi接口，DSP发送数据，FPGA缓存起来，然后通过spi口写进fm25h20芯片里面-Spi interface, DSP send data, FPGA, and then through the spi cache up mouth written into fm25h20 chip inside
MPEG4-ASP
- 硕士毕业论文《MPEG4-ASP视频编码器算法设计 及DSP实现》：研究和实现了MPEG4-ASP视频编码标准的关键算法——运动估计和全局运动估计，掌握了视频压缩编码的核心技术以及在通用DSP平台上实现视频编码器的技术要点并实现了编码器的原型，为MPEG4-ASP编码在嵌入式领域的实际应用和开发奠定了基础。 -In chapter one and two, we mainly introduce the basic principle of video compression and t
ARM-System-Developers-Guide..
- 本书从软件设计的角度，全面、系统地介绍了arm处理器的基本体系结构和软件设计与优化方法。内容包括：arm处理器基础；arm/thumb指令集；c语言与汇编语言程序的设计与优化；基本运算、操作的优化；基于arm的dsp；异常与中断处理；固件与嵌入式os；cache与存储器管理；armv6体系结构的特点等。全书内容完整，针对各种不同的arm内核系统结构都有详尽论述，并有大量的例子和源代码。附录给出了完整的armv4/v5/thumb指令的功能、编码、周期定时以及汇编参考。 -This book
3.2.2-DEC5502_CACHE
- 这是我们学校的DSP实验箱5502的cache实验程序,保证可以用,功能很全,程序中有对DSP初始化,CACHE初始化,然后读写SDRAM.-This is our school s DSP 5502 kit s cache test procedures to ensure that you can use, features a very full, the program in the DSP initialization, CACHE initialization, and then w
eetop.cn_emif_brg
- fpga与DSP通过emif接口通信，fpga内部通过fifo进行数据缓存-fpga with the DSP through emif interface communication, fpga internal data cache by fifo