搜索资源列表
ldpc
- 关于LDPC编码的MATLAB实现仿镇,求关于LDPC码的FPGA实现-LDPC coding on the fake MATLAB town, seeking LDPC on the FPGA
ddd
- DVB—S2中LDPC码编码器的FPGA设计与实现
eIRA-LDPC-Codes-on-FPGA
- ＬＤＰＣ码的ＦＰＧＡ实现论文，外文ＩＥＥＥ文章，很有用的文献-FPGA implementation of LDPC codes Papers, Foreign IEEE article useful literature
FPGA-LDPC
- 用FPGA实现使用LDPC编码器和译码器-FPGA implementation by using LDPC encoder and decoder
ldpc7_3
- the attached file consists of LDPC code (7,3). this code can be easily implemented on fpga kit(sparten-3)
CMMB_LDPC
- 一篇关于CMMB中LDPC编码译码的论文，解释得很详细，还有硬件(FPGA)实现方法-CMMB in an article on decoding LDPC coded paper to explain it in detail, as well as the hardware (FPGA) Implementation Method
ThedesignofLDPCEncodeasedonFieldProgrammGateArry.r
- In this paper, we introduce the priplince of the LDPC Encode. And introduce how to realize the LDPC encode based on the FPGA.-The design of LDPC Encode based on Field Programm Gate Arry
Realization_of_FPGA_for_LDPC_encoding
- 低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE 8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据-Abstract：Low．density parity·check code(LDPC code)is a kind of linear eror
LDPC
- 日本人关于量子密钥发送方法专利，没有被批准，此类专利国内还没有出现-Japanese patent on the method of quantum key transmission, has not been approved, such patents country has not yet appeared
FPGA-for-LDPC-encoding
- LDPC Encoding Ebook Tetourial
ldpc-for-fpga-decoding
- ldpc译码算法的matlab实现，码长960，码率1/2,完全模拟fpga硬件实现语言，量化处理。-ldpc decoding using matalb,code length 960,code rate 1/2
the-decoding-algorithm-of-ldpc
- ldpc译码算法介绍及fpga verilog系统方案设计，包括log_bp算法、min_sum算法、scaling_min_sum算法等-introducing the ldpc code decoding algorithm and the related system design，including the log_bp,the min_sum and the scaling_min_sum
Design-of-LDPC-codes-on-FPGA
- 小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures Decoder for（3,6）LDPC Codes Based on FPGA code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(S
ldpc
- 低密度校验码 ，很好用的代码，功能已经实现编码和译码-fpga ldpc
fpga
- ldpc码的FPGA编译与仿真实现，欢迎分享，分享快乐。-LDPC code compilation and simulation。
QC-LDPC-decoder-FPGA
- 文章提出了一种可以兼容不同码率规则和非规则准循环低密度校验码(LDPC)的部分并行译码结构, 用Verilog语言开发，基于该部分并行结构在Altera公司的StratixII-EP2S90器件上验-This paper presents a part of different bit rates can be compatible with the rules and irregular quasi-cyclic low density parity check code (LDPC) de
论文
- 本资料包含目前国际顶会上关于5G LDPC译码器的FPGA实现的会议文章(This document contains an international paper on the implementation of the latest FPGA-based LDPC decoder)
LDPC码编译码算法的研究与实现_陈石平
- 本文首先回顾了LDPC码的发展历程和现状，介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后，接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质，提出了一种长码编码的ASIC优化设计的方法，节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析，这对LDPC码的译码具有很重要的意义，为用数字VLSI来实现LDPC的
ldpc_decoder_802_3an
- LDPC的编码模块和解码模块，实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)