当前位置：
首页 资源下载
搜索资源 - MULTIPLY AND ACCUMULATE
搜索资源列表
-
1下载：
用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后，暂存在寄存器4位的寄存器A和B中，寄存器A和B的输出首先相乘，得到8位乘积，该乘积再与8位寄存器C的输出相加，相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创，里面有乘法部分和累加部分可以单独提出来，很好用)
-With the VHDL language to describe the design and realization of multiplier-accumulator, four of
-
-
0下载：
一个简易计算器，用单片机实现。可以实现加、减、乘、除，累加等简易运算。用以学习之用-A simple calculator, with MCU. Can add, subtract, multiply, divide, accumulate and other simple operations. Used to study
-
-
0下载：
数组乘法运算 数组加法运算 累乘累加 三个以上数组-Array multiplication array addition operation tired multiply and accumulate
-
-
0下载：
this file is a multiply and accumulate logic built in VHDL platform.-this file is a multiply and accumulate logic built in VHDL platform.
-
-
0下载：
有一组16个数，分别统计负数、0、正数的个数，并将结果保存number
area reset,data,readwrite
source dcb 1,2,5,-6,-5,3,0,7,-9,0,0,5,12,-94,-3,55
number dcb 0,0,0 分别保存统计得到的 负数，0，正数的个数
对数据区进行64位结果累加操作
先对内存地址0x3000开始的100个字内存单元填入0x10000001~0x10000064字数据，然后将每个字单元进行64位累加
-
-
0下载：
采用一种基于FPGA的IIR数字滤波器的设计方案,通过QuartusⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。-IIR digital filter using a FPGA-based design, analyzes the theory and design method of IIR digital filter, then through QuartusⅡ de
-
-
0下载：
Multiply two 32-bit values and accumulate to another input value. Return: state + ((diff tbl_value) >> 16).
-
-
0下载：
计算器，能进行累加，减，乘，除，以及混合运算(Calculators can accumulate, subtract, multiply, divide, and combine operations)
-
