CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - PI verilog

搜索资源列表

  1. controller

    0下载:
  2. PI controller and its source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.67kb
    • 提供者:sanjivkumar
  1. lock-and-lcd

    0下载:
  2. 基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言,分为按键输入模块、LED指示灯模块及LCD显示模块,采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配,由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时,LCD显示“HELLO! WELCOME!Enter the code:当”,密码输入正确时,LED灯D7亮,同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”,当密码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.58kb
    • 提供者:吴寿武
  1. SPI-Verilog-123

    0下载:
  2. spi slave code s pi slave code spi slave code -spi slave code spi slave code spi slave code spi slave code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-17
    • 文件大小:16kb
    • 提供者:何莉
  1. filter_signed_and_unsigned

    0下载:
  2. FIR滤波器的verilog语言实现(输入为8bit有符号以及无符号两种,滤波器为8阶,截止频率约在6*pi/7)-FIR filter verilog language (input 8bit signed and unsigned are two 8-order filter cut-off frequency is about 6* pi/7)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-03
    • 文件大小:2.51kb
    • 提供者:范慧敏
  1. pingjie1

    0下载:
  2. 基于fpga的pi/4dqpsk 调制,用Verilog语言编写(Pi/4dqpsk modulation based on FPGA, written in Verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:2.89mb
    • 提供者:maerzaizai
  1. PI

    1下载:
  2. PID调节器,非常好用的PID调节器模块(PID regulator, very easy to use PID regulator module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:1.74mb
    • 提供者:wzy007
搜珍网 www.dssz.com