搜索资源列表
spartan6
- xilinx spartan-6 fpga原理图，包括电源部分，外接ddr2等功能 -xilinx spartan-6 fpga schematics, including power supply, external features such as ddr2
Spartan6_DDR2-
- Spartan6 硬核MCB读写DDR2 实战篇-Spartan6 real hard-core DDR2 MCB articles to read and write
Spartan6
- spartan6 FPGA芯片的电路设计 Orcad原程序 公司内部文件 请下载的注意 仅供学习，不要用于商业 -the design of Spartan6 FPGA circuit. it is biult in Orcad.
Spartan6_SP605
- XILINX 高性能FPGA 系列spartan6 sp605开发板原理图，轻松实现FPGA内部LINUX系统。-xilinx high proformance FPGA serise spartan6 sp605 demo kit sch,relize linux system in fpga more easyly.
sp601_standalone_app
- spartan6开发板最新的嵌入式处理器应用工程-spartan6 the latest embedded processor development board application engineering
DDR2_hardcore_userguide
- xillinx Spartan6 FPGA DDR 接口设计指南-xillinx Spartan6 FPGA DDR Interface Design Guidelines
spartan6_fpga_blockram_user_guide
- Spartan6 FPGA中的块存储器使用指南，可以构建为FIFO，ROM，RAM，移位寄存器等。-Spartan6 FPGA block memory in the User Guide, you can build for FIFO, ROM, RAM, shift registers and so on.
spartan6_hdl
- Xilinx Spartan6 library reference.
spartan6-yur
- spartan6 颜色空间转换代码，用verilog写成，包含转换工具-spartan6 color space converting
Spartan6-Ref-Brd-RaggedStone
- Spartan-6 FPGA schematic files reference design
Spartan6 GTP PCIe xfest 2009 v1.0
- 采用Xilinx公司的Spartan6 FPGA设计PCI Express的详细参考资料-Xilinx' s PCI Express, Spartan6 FPGA design, detailed reference information
spartan6
- spartan6 开发板的原理图,包含DDR2，视屏解码芯片，完全可以参照绘制出板子-Development board schematics spartan6
spartan6-pin
- Xilinx spartan6的管脚分配与代码解释-pins descr iption of Xilinx spartan6
pll_test
- 描述了利用spartan6系列FPGA，实现PLL锁相环的功能代码(Describes the use of spartan6 series FPGA, PLL PLL to achieve the functional code)
Greedy_snake
- 利用SPARTAN6系列的FPGA，实现开发一款基本贪吃蛇游戏，可在显示屏上游戏，采用verilog代码(Using SPARTAN6 series of FPGA, to achieve the development of a basic snake game can be on the screen game, using verilog code)
DDR3
- spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)
ethernet_loopback
- 通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne
11_ddr3_test
- spartan6 ddr3 test with FPGA communicate
rom_test
- 基于SPARTAN6 的ROM读写内容，Verilog语言，完整工程(SPARTAN6 based ROM reading and writing content, Verilog language, complete engineering)
to cameralink
- xilinx spartan6系列FPGA，cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)