CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Strobe vhdl

搜索资源列表

  1. 16^16dianzhen

    0下载:
  2. vhdl 16*16点阵板显示 行扫描 低电平选通-vhdl 16* 16 dot matrix board low strobe line scan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:375.84kb
    • 提供者:比按
  1. led_control

    0下载:
  2. 本实验箱采用的液晶显示屏内置的控制器为SED1520,点阵为122×32,需要两片SED1520组成,由E1,E2分别选通,以控制显示屏的左右两半屏。图形液晶显示模块有两种连接方式,一种为直接访问方式,一种为间接访问方式。本实验采用直接控制方式。 直接控制方式就是将液晶显示模块的接口作为存储器或I/O设备直接挂在计算机总线上。计算机通过地址译码器控制E1和E2的选通;读/写操作信号R/W有地址线A1 控制,命令/数据寄存器选择信号由地址线A0控制。 -The experimenta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15mb
    • 提供者:yangxiao
  1. counter_bcd7

    0下载:
  2. bcd十进制计数器,用于频率计设计的计数器单元,输出zeros用于选通量程使用!-bcd decimal counter, the counter for frequency counter design unit, the output zeros for the use of strobe range!
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-04
    • 文件大小:525byte
    • 提供者:jim
  1. shunmaguanxianshidianlu

    0下载:
  2. 用VHDL语言编写一个八位数码管显示电路,每个数码管的八个段分别连在一起,八个数码管分别由八个选通信号选择。被选通的数码管显示数据,其余关闭-With the VHDL language to write a eight digital tube display circuit, each digital tube eight segments are connected together, the eight digital tube are respectively composed of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:723byte
    • 提供者:陈蕊
  1. MUX4

    0下载:
  2. 本程序使用vhdl语言编写,能够在ALTERA CPLD-EPM3128A平台上模拟出一个多路数据选通器。-This program written in vhdl language, be able to simulate a multi-channel data strobe device of ALTERA CPLD-EPM3128A platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:78.21kb
    • 提供者:cheng guanghui
搜珍网 www.dssz.com