CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 串口通讯

搜索资源列表

  1. VHDL_to_UART

    0下载:
  2. 用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.5kb
    • 提供者:汪毅
  1. uart

    0下载:
  2. 串口通讯协议,你您可以自己建个工程,再将需要的VHDL文本,添加到工程中,理解程序在仿真!
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-20
    • 文件大小:10.2kb
    • 提供者:张亚伟
  1. 串口通讯VHDL源码

    1下载:
  2. 采用VHDL编写的串口通信。
  3. 所属分类:串口编程

  1. uart

    0下载:
  2. 串口通讯 PC发送FPGA接受后回传 verilog语言-uart verilog
  3. 所属分类:Com Port

    • 发布日期:2017-03-24
    • 文件大小:2.83kb
    • 提供者:赵云
  1. uart_1

    0下载:
  2. 基于VHDL的FPGA串口通讯程序,能够实现FPGA串口通信-VHDL for FPGA-based serial communication programs that enable FPGA serial communication
  3. 所属分类:source in ebook

    • 发布日期:2017-03-29
    • 文件大小:587.98kb
    • 提供者:dingxing
  1. 标准的串口通讯设计VHDL

    0下载:
  2. 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10.63kb
    • 提供者:于飞
  1. uart_vhdl

    0下载:
  2. 串口通讯的VHDL源码,波特率可自行设置,验证通过。-UART VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:4.76kb
    • 提供者:陈家钧
  1. uart_EP3C16_FIFO

    1下载:
  2. Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.-Programs for uart/RS232, it can receive and transmit strings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:6.44mb
    • 提供者:515666524
  1. uart

    0下载:
  2. 串口通讯rs232,时钟频率为40Mhz,波特率为19200,没有奇偶校验,在xilinx XC3S200A板子上验证过.-Serial communication rs232, clock frequency of 40Mhz, the baud rate to 19200, no parity, in the board on xilinx XC3S200A verified.
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:6.55kb
    • 提供者:zhangjiansen
  1. uart

    0下载:
  2. FPGA的串口模块,实现FPGA与PC机的串口通讯。-FPGA serial modules, FPGA implementation with the PC-Serial communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:460.53kb
    • 提供者:王小
  1. Quartusrs232

    0下载:
  2. 串口通讯,与硬件联通调试过,收发程序是分开的。-Serial Communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:100.06kb
    • 提供者:icesongjie
  1. VHDL

    0下载:
  2. 可用于FPGA的用VHDL语言写的关于串口通讯的源代码-FPGA can be used in the VHDL language used on the source code for serial communication
  3. 所属分类:Com Port

    • 发布日期:2017-03-30
    • 文件大小:4.21kb
    • 提供者:卢平
  1. led

    0下载:
  2. 与串口通讯控制led(使用VHDL硬件描述语言,通过Altera QuartusII 开发)-Serial control and communications led (the use of VHDL hardware descr iption language, through the development of Altera QuartusII)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:84.08kb
    • 提供者:刘磊
  1. 87361001Uart2

    0下载:
  2. VHDL语言编写的UART串口通讯,2400Hz的波特率时钟-VHDL language UART serial communication, 2400Hz clock of baud rate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:42.71kb
    • 提供者:火箭强
  1. RS232_project

    0下载:
  2. 串口通讯 rs232 verilog程序,一次接受传送8bits-rs232 verilog project,reciver or trancimiter 8 bits onece
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.19kb
    • 提供者:王翰林
  1. spi_tx

    0下载:
  2. 关于串口通讯(SPI)的VHDL源程序,可以在通用串口通讯中-On the serial communication (SPI) of the VHDL source code, can be general-purpose serial communication
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:982byte
    • 提供者:mxc
  1. 3128(vhdl)

    0下载:
  2. 里面均为用VHDL写的一些经典小程序,经过了验证均能很好的运行,一下为这些小程序的清单,希望能给大家能带来帮助: t1流水灯 t2 蜂鸣器实验 t3 拨码开关实验 t4 PWM控制LED亮度程序 t5 状态机实现流水灯 t6 静态数码管显示 t7 按键0-99计数程序 t8 红外实验 t9 0—99计数实验 t10 矩阵键盘显示 t11点阵 t12 PS2键盘识别 t13 ADC0804模拟量转化数字量实验 t14电子钟 t15 串口
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.96mb
    • 提供者:熊文吉
  1. dct01

    0下载:
  2. Verilog编写的串口通讯下解码状态机-Verilog serial communication prepared under the decoder state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:287.43kb
    • 提供者:tagpair
  1. uart-(VHDL)

    0下载:
  2. 利用VHDL语言实现的UART串口通讯,以经过下载验证-the UART program with VHDL as develop language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10.58kb
    • 提供者:艾顺义
  1. kehshechenxu

    1下载:
  2. 编制一全双工UART电路,通过试验箱MAX202E转换成RS232电平,与计算机进行通讯实验,设置8个按键,按键值为ASIC码“1”~“8”,通过串口发送给计算机,在计算机上显示键值,同时在数码管最高位显示;计算机可发送“0”~“F”的ASIC码,FPGA接收后在数码管低位显示0~F。通过按键可设置波特率。 要求:波特率为三种 1200、2400、9600,由1个按键选择,3个LED分别指示; 数据格式为1位起始位、8位数据位和一位停止位; 上位计算机发送接收软件可使用
  3. 所属分类:其他

« 12 »
搜珍网 www.dssz.com