CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 语言 课程设计

搜索资源列表

  1. yaoxin

    0下载:
  2. PSK调制解调器的设计 我的课程设计 基于VHDL语言的设计与仿真
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:64.1kb
    • 提供者:滕莹
  1. zuyuankeshe.rar

    0下载:
  2. 计算机组成原理课程设计,用VHDL语言实现的加减乘运算以及移位操作。,Principles of curriculum design computer components, using VHDL language, as well as the addition and subtraction multiplication shift operation.
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:45.64kb
    • 提供者:jing
  1. VHDL_electronic_organ

    0下载:
  2. 简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digital hardware design divider org
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:260.57kb
    • 提供者:lsb
  1. VHDL

    0下载:
  2. 多人抢答器 源代码 实用 课程设计 用用VHDL语言-The source code for more than Responder practical courses designed for use with the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:8.71kb
    • 提供者:
  1. poc

    0下载:
  2. 用VHDL语言讲述输出控制器(POC)的设计,这是大学课程的设计-VHDL language used on the output controller (POC) design, This is the design of university courses
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:32.69kb
    • 提供者:黄小芳
  1. computer

    0下载:
  2. Maxpluss2开发环境,用VHDL语言做的计算机组成原理课程设计-Maxpluss2 development environment, using the VHDL language curriculum design principles of computer components
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.96mb
    • 提供者:冰霜
  1. Stopwatchprecisiondesign

    0下载:
  2. 高精度秒表设计,VHDL语言设计,课程设计,word版-Stopwatch precision design, VHDL language design, curriculum design, word version
  3. 所属分类:Education soft system

    • 发布日期:2017-03-31
    • 文件大小:5.12kb
    • 提供者:hekan
  1. h

    0下载:
  2. huffman编码的vhdl语言实现 课程设计做的 有点用的-huffman coding vhdl language curriculum design to achieve a little bit to do with the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:285.64kb
    • 提供者:africanz
  1. clock

    0下载:
  2. 秒表的verilog语言实现,个人课程设计代码,已验证!实现显示秒,分,时暂停,修正等功能。-Stopwatch' s verilog language implementation, personal curriculum design, code, and has been verified! Implementation show seconds, minutes, suspended, amendment and other functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.67kb
    • 提供者:张文宝
  1. STOPWATCH

    0下载:
  2. 是基于FPGA/CPLD的跑表程序,可以存储记录多个运动员的跑步时间,是利用VHDL语言编写的,可以有助于学习EDA技术,可以参考学习,可以帮助你完成VHDL语言的课程设计。-Is based on FPGA/CPLD s stopwatch program, many athletes can store records of running time, is the use of VHDL language, and can help to learn EDA, can refer to t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:646.31kb
    • 提供者:王亮
  1. Taxi

    1下载:
  2. EDA课程设计出租车计价器的VHDL语言设计的程序 出租车计价器:5KM起计价,起始价5元,每公里1.2元;传感器输出脉冲为0.5m/个;每0.5km改变一次显示,且提前显示(只显示钱数)-EDA curriculum Taximeter the VHDL language design process Taximeter5KM from the valuationthe starting price of 5 yuan1.2 yuan per kilometersensor output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:161.24kb
    • 提供者:李小璐
  1. filter1

    0下载:
  2. 题为基于CSD编码的FIR数字滤波器设计.该滤波器具有线性相位,系数减半.采用VHDL语言编写.是我们EDA课程的作业,得了优.希望对大家有用-Entitled based on CSD code FIR digital filter design. That the filters have linear phase, coefficient half. Using VHDL language. Is the EDA program operations, got excellent. Hop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12.53kb
    • 提供者:万勇
  1. VHDL

    0下载:
  2. EDA技术以EDA软件工具为开发环境,以可编程逻辑器件为实验载体,实现源代码编程和仿真功能。VHDL作为一种标准化的硬件描述语言用于描述数字系统的结构、行为、功能和接口。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件,本课程设计采用EDA技术设计编码和译码器。编码器由8线-3线优先编码器作为实例代表,译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:778.59kb
    • 提供者:pear
  1. EDA课程设计

    0下载:
  2. 这是一个NB的EDA课程设计报告,使用VHDL语言编写,一看就懂。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:321.04kb
    • 提供者:上扬
  1. lywpass

    0下载:
  2. 停车场的计时计费自动显示电路的EDA的VHDL语言课程设计-The parking lot of the timing and charging automatically show circuit EDA VHDL language curriculum design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.15mb
    • 提供者:李志
  1. VHDL-traffic-light

    0下载:
  2. 本科做的课程设计 用vhdl 语言 设置交通灯的闪烁-use vhdl to set traffic light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:228.05kb
    • 提供者:沈志鑫
  1. dianziqin

    0下载:
  2. EDA技术与VHDL语言课程设计,简易电子琴-EDA technology and VHDL language curriculum design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:16.19kb
    • 提供者:刘彬
  1. VHDL-cpu

    0下载:
  2. 根据计算机组成原理课程所学的知识和本课程所讲的设计思想,设计一个给定指令系统的处理器,包括:VHDL语言的实现;FPFA芯片的编程实现; -Based on the knowledge and the curriculum computer architecture course learn about design thinking, design a given the instruction system' s processor, including: the realizat
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-17
    • 文件大小:18.15kb
    • 提供者:heyuhong
  1. 《VHDL语言》课程设计报告 微波炉定时控制器

    0下载:
  2. 这是一篇《VHDL语言》课程设计报告,关于微波炉定时控制器。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-07-21
    • 文件大小:182.99kb
    • 提供者:DAISHAOQI
  1. EDA

    1下载:
  2. 本设计是在Quartus ii开发环境下采用VHDL语言实现的AMI/HDB3编码器课程设计。(This design is a course design of AMI / HDB3 encoder implemented by VHDL language in the development environment of Quartus II.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-08-31
    • 文件大小:1.83mb
    • 提供者:Z Yu
« 12 3 4 »
搜珍网 www.dssz.com