CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 语音

搜索资源列表

  1. 串口通讯VHDL源码

    1下载:
  2. 采用VHDL编写的串口通信。
  3. 所属分类:串口编程

  1. SDH

    0下载:
  2. SDH开销的接收处理,要求: 1, A1和A2字节为帧头指示字节,A1为“11110110”,A2为“00101000”,连续3个A1字节后跟连续3个A2字节表示SDH一帧的开始。要求自行设计状态机,从连续传输的SDH字节流中找出帧头。 2, E2字节为勤务话通道开销,用于公务联络语音通道,其比特串行速率为64KHz(8*8K=64)。要求从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟,其中64K时钟要求基本均匀。(输出端口包括串行数据和64K串行时钟)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.59kb
    • 提供者:刘镇宇
  1. SDH_module

    1下载:
  2. SDH帧同步头的检测,并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:345.02kb
    • 提供者:雷伟林
  1. recognition

    0下载:
  2. 语音识别的源码可用于语音识别。。。。。语音识别 的源码可用于语音识别-Speech recognition source code can be used for speech recognition. . . . . Speech recognition source code can be used for speech recognition
  3. 所属分类:Speech/Voice recognition/combine

    • 发布日期:2017-03-27
    • 文件大小:3.83kb
    • 提供者:xixi
  1. AIC

    2下载:
  2. 使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz-The use of FPGA/CPLD set voice AD, DA conversion chip AIC23, FPGA/
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2014-01-13
    • 文件大小:1.54kb
    • 提供者:张键
  1. dianhuanyuanchengkongzhi

    0下载:
  2. 电话智能遥控器主要包括电话振铃检测电路,电话自动摘机和挂机电路,DTMF信号解码电路,语音提示急电路,音频放大电路,以及控制心脏CPU电路-Telephone remote control including smart phones ringing detection circuit, telephone and hang up automatically pick circuit, DTMF signal decoding circuit, urgent voice circuits, au
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:7.34kb
    • 提供者:卿卿
  1. traficlightwhitsouth

    0下载:
  2. 这是一个带有语音功能的交通灯控制器,需要的朋友可以拿去-This is a voice-enabled with a traffic light controllers, the friends need to be taken to see
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:492.52kb
    • 提供者:陈彦
  1. yuyintongxin

    0下载:
  2. 基于CPLD的语音通信系统设计与实现毕业设计 原版包括程序源码,各部分仿真图,框图-CPLD-based voice communications system design and implementation of the design of the original graduate program, including source code, the part of simulation diagram, block diagram
  3. 所属分类:Voice Compress

    • 发布日期:2017-05-15
    • 文件大小:3.8mb
    • 提供者:李卫东
  1. ADPCM_audio_codec

    1下载:
  2. ADPCM语音编解码电路设计及FPGA实现。利用FPGA进行ADPCM编码与解码。-ADPCM voice codec circuit design and FPGA realization. FPGA for use ADPCM encoding and decoding.
  3. 所属分类:Multimedia program

    • 发布日期:2017-03-26
    • 文件大小:123.3kb
    • 提供者:水牛EDA
  1. BIN_BCD

    0下载:
  2. 用硬件描述语音实现二进制数据转换成BCD数据-Using hardware descr iption voice to achieve the binary data into BCD data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:605.51kb
    • 提供者:sleeeeeeep
  1. dianyabiao

    1下载:
  2. 基于ISD4004的语音报值交直流电压表的设计:本文介绍了基于语音芯片ISD4004的语音报值交直流电压表的设计。电路由数据采集部分,A/D转换部分,键盘与显示部分,单片机控制部分,语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式,使设计与编程灵活简便。创意新颖有趣,富于人性化,避免了频繁观察仪器显示之苦,对减轻工程技术人员的工作量和提高工作效率现实意义。-ISD4004 voice-based value of AC and DC voltage at the design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-09
    • 文件大小:464.32kb
    • 提供者:song
  1. yuyincaiji

    0下载:
  2. 语音采集与回放系统源代码:1.为了使读音数据存储的时间更长,速度更快,选用了256K*16Bit的SRAM;2.为了减少单片机的控制复杂度,使用了FPGA来控制SRAM的读写操作,节约了不少单片机的I/O资源;3.为了以后的高速数据存储,本设计中加入了fifo,其位宽及深度可在程序中自由设置,方便灵活。-Speech acquisition and playback system source code: 1. In order to make pronunciation longer data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:785.67kb
    • 提供者:song
  1. vongrunigen

    0下载:
  2. 语音信号处理,关于语音加密和解密的一个例子-Speech signal processing, voice encryption and decryption on an example of
  3. 所属分类:Speech/Voice recognition/combine

    • 发布日期:2017-03-28
    • 文件大小:67.81kb
    • 提供者:子君
  1. e2prwctrl

    0下载:
  2. EEPROM芯片读写控制器的VHDL语音程序设计-EEPROM chip to read and write controller VHDL Voice program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.29kb
    • 提供者:lalo
  1. Logistichecat

    0下载:
  2. 将猫映射(cat map ) 与Logist ic 映射相结合, 构造了一种语音加密算法. 该算法首先将语音数据堆叠成二维, 然后利用二维猫映射将数据的位置置乱, 最后利用一维Logist ic 映射构造替换表, 对数据进行扩散.-The cat map (cat map) and Logist ic mapping the combination of a voice encryption algorithm is constructed. The algorithm first voic
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-03-27
    • 文件大小:379.11kb
    • 提供者:刘非
  1. viterbi

    0下载:
  2. 对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:684byte
    • 提供者:房先生
  1. eda

    0下载:
  2. eda实验时钟电路系统由秒时钟产生电路、走时电路模块、数字显示模块、校时模块、语音报时模块、工业控制模块-eda test clock circuit generated by the second clock circuit, the circuit blocks away, the digital display module, the campus module, voice timekeeping module, industrial control modules
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2.52mb
    • 提供者:樱花烬
  1. daima

    0下载:
  2. 此程序可以对语音信号进行编码压缩等功能,并且可以预测编码-This program can be coded and compressed voice signal and other functions, and can be predictive coding
  3. 所属分类:File Formats

    • 发布日期:2017-03-28
    • 文件大小:1.62kb
    • 提供者:王星龙
  1. MATLAB

    5下载:
  2. 基于 MATLAB 的语音信号分析与处理的课程设计.录制一段自己的语音信号,并对录制的信号进行采样;画出采样后语音信号的时域波形和频谱图;给定滤波器的性能指标,采用窗函数法或双线性变换设计滤波器,并画出滤波器的频率响应;然后用自己设计的滤波器对采集的语音信号进行滤波,画出滤波后信号的时域波形和频谱,并对滤波前后的信号进行对比,分析信号的变化;回放语音信号-MATLAB-based voice signal analysis and processing of the curriculum. Re
  3. 所属分类:其他小程序

    • 发布日期:2016-05-29
    • 文件大小:1.15mb
    • 提供者:姚梅
  1. keyboard

    0下载:
  2. 用VHDL硬件描述语音实现键盘控制操作,该代码在FPGA中经过了严格的运行调式-With VHDL keyboard control realization of hardware descr iption speech, the code in the FPGA through strict operation mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:493.4kb
    • 提供者:jiajinying
« 12 »
搜珍网 www.dssz.com