搜索资源列表
voter
- 用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 -Design using VHDL language VHDL three new voting system for the design document and save it to check the compiler waveform simulation
voterandcounter
- Program for building voter machine in vhdl
voter_VHDL
- 这是基于Quartus2开发环境和vhdl语音编译的表决器-voter basic on vhdl and Quartus2
Three-input-Majority-Voter
- 三人表决器（三种不同的描述方式）,VHDL代码-Three-input Majority Voter
7renbiaojueqi
- FPGA开发实例 之 用VHDL设计七人表决器-The FPGA development instance of the design with VHDL voter of seven people
学校课程设计
- 五人表决器和PCM调制的vhdl设计的代码和仿真报告。(Code and simulation reports for five voter registers and PCM modulated VHDL designs are presented.)