CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Vhdl rs

搜索资源列表

  1. RS(32to28)encoderanddecoder

    0下载:
  2. RS(32,28) encoder and decoder VHDL-RS (32,28) encoder and decoder VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:75.54kb
    • 提供者:王文
  1. RSdecoder.rar

    0下载:
  2. cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13.46kb
    • 提供者:陈臣
  1. 实现PS/2接口与RS-232接口的数据传输

    0下载:
  2. 实现PS/2接口与RS-232接口的数据传输, 可以通过RS-232自动传送到主机的串口调试终端上并在数据接收区显示接收到的字符。,The realization of PS/2 port RS-232 interface with data transfer, RS-232 can be automatically sent to the host serial debug terminal and reception area in the data display received ch
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:14.84kb
    • 提供者:包宰
  1. rs_encorder

    0下载:
  2. RS编码的fpga实现,详细的vhdl文档,可以硬件实现。-RS coding fpga implementation, detailed documentation of vhdl can be implemented by hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4.06kb
    • 提供者:yan
  1. RS-code

    0下载:
  2. 我测试过的!Verilog HDL实现RS编码。-I' ve tested it! RS coding Verilog HDL implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:959.84kb
    • 提供者:kiekie
  1. ps

    0下载:
  2. RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer design CIC divider design Le Hua
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:46.98kb
    • 提供者:苏晓东
  1. rs-codec-8-16

    3下载:
  2. RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-13
    • 文件大小:26.88kb
    • 提供者:饶进平
  1. RS_Verilog

    1下载:
  2. rs编解码的verilog实现源代码,从硬件实现rs的编解码-rs codec to achieve the verilog source code, from the hardware codec rs
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:98.79kb
    • 提供者:曹晶
  1. RS

    0下载:
  2. reed selemon encoder vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:75.54kb
    • 提供者:mohamed saad
  1. verilogHDL

    0下载:
  2. RS(31,15)译码关键步骤的veilog HDL算法实现,包括关键方程求解,错误位置估计,错误值计算等-RS (31,15) decoding a key step in the algorithm veilog HDL, including key equations, position estimation error, error value, such as
  3. 所属分类:3G develop

    • 发布日期:2017-03-31
    • 文件大小:12.04kb
    • 提供者:冯小刚
  1. RS(204.188)design

    2下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:其他小程序

    • 发布日期:2013-05-13
    • 文件大小:13.57kb
    • 提供者:川天古木
  1. IO

    0下载:
  2. serial io for rs 232 communication
  3. 所属分类:Communication

    • 发布日期:2017-04-01
    • 文件大小:879.15kb
    • 提供者:prakash
  1. RS_ENCODER

    0下载:
  2. DVBC RS编码,标准TS流输入输出接口!-DVBC RS encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.6kb
    • 提供者:sun mingang
  1. RS-5-3-CODE

    0下载:
  2. RS(5,3)编码器原程序 程序已经调试过 且比较简短-RS(5,3) coder ,this code is very short
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:454.51kb
    • 提供者:ai锋聆
  1. RS

    0下载:
  2. RS编码器的VHDL源程序,程序有点大,不过能用。-RS encoder VHDL source code, program a little big, but can be used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:875.93kb
    • 提供者:lcz
  1. rs_decoder204_188

    0下载:
  2. RS译码的Verilog实现,用的是改进的BM算法,已在QuautusII9.0上调试通过-rs decoder verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9.03mb
    • 提供者:songbing
  1. RS

    0下载:
  2. 基于FPGA的RS编码,包括RS码的编码原理,RS电路的设计与实现-FPGA-based RS code, including the RS, the coding principle, RS Circuit Design and Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.08mb
    • 提供者:陈凯
  1. RSencFlash

    0下载:
  2. RS(255,239) encoder for NAND Flash controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:93.4kb
    • 提供者:彭洪
  1. Verilog_RS_31_19

    0下载:
  2. RS Decoder (31,19,6) v1.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:14.9kb
    • 提供者:haha
  1. RS

    0下载:
  2. RS译码器的设计,使用RS码设计的译码器-RS decoder design, the use of RS code decoder design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:12.11kb
    • 提供者:许皓天
« 12 3 4 5 »
搜珍网 www.dssz.com