搜索资源列表
pingpufx
- 本设计以凌阳16位单片机SPCE061A为核心控制器件,配合xilinx Virtex-II FPGA及xilinx公司提供的硬件dSP高级设计工具System Generator,制作完成本数字式外差频谱分析仪。前端利用高性能A/d对被测信号进行采集,利用FPGA高速、并行的处理特点,在FPGA内部完成数字混频,数字滤波等dSP算法。
pwm1
- xilinx设计并完成一个10位的d/F转换器,输入的数字量分别由按键K1,K2来调节,其中K1完成加1功能,而K2则完成减1功能,并把转换的结构西哦女冠到BUZZ蜂鸣器上。
VHdL-xilinx-EXAMPLE26
- [VHdL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对AdC0832电路控制实现SIN函数发生器][14--用状态机实现Ad
EMIF_COM.rar
- 实现FPGA与dSP之间通信的接口,利用dSP的标准EMIF接口,the interface for TI dSP and xilinx s FPGAs
dCM
- xilinx SP605开发板的dCM模块验证程序,coreGen工具生成dCM核,由dCM完成时钟分频、倍频、移相等操作-xilinx SP605 development board dCM module validation program, coreGen tool to generate nuclear dCM, completed by the dCM clock divider, frequency, and shift operations equal
06626_dLL
- xilinx的dLL的使用介绍,对于时钟的应用有很大的帮助-xilinx the use of the dLL, the application for the clock will be very helpful
Xinlinx_footprint
- FPGA的部分封装图,可以为大家省下不少功夫。-FPGA part of package plans, we can save everyone a lot of kung fu.
src
- dQPSK modulation with xilinx FPGA. 2 level butterworth analog filter for I & Q d/A output. -dQPSK modulation with xilinx FPGA. 2 level butterworth analog filter for I & Q d/A output.
dUC
- 基于软件无线电的SFF平台,采用xilinx System Generator实现的数字上变频器-SFF platform based on software radio, using xilinx System Generator to achieve digital upconverter
jj
- 本题设计一个数字存储示波器,以xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/d转换、d/A转换和I/O模块),利用VHdL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/d电路输入范围,经A/d转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过d/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采
xilinx_dCM
- 基于ise 10.0来实现xilinx的时钟设计和管理-xilinx dcm digital clock manager
digital-storage-oscilloscope
- 本题设计一个数字存储示波器,以xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/d转换、d/A转换和I/O模块),利用VHdL语言编程,实现了任意波形-The problem to design a digital storage oscilloscope, to xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
AdC
- xilinx spartan 3e上的A/d转换程序-xilinx spartan 3e A/d conversion process
async_reset_dff
- 异步复位的d触发器 vhdl fpga xilinx spartan-3e-d flip flop async-reset vhdl fpga xilinx spartan-3e
projet
- Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de xilinx et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un AdC deux vo
flipflop_d
- xilinx Verilog d触发器 绝对好用-xilinx Verilog d flip-flop is absolutely easy
my_uart2
- 基于FPGA的串口通信源代码。已经经过调试助手测试,-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 xilinx, Inc. All rights reserved. Project Information -------------------- ProjectId=BFC2dd71d6FA404A87FdA640dB4B5999 ProjectIteration=14 WebTalk Sum
sha1_v01
- sha1_testbench.v -- Testbench with vectors NIST FIPS 180-2 sha1_exec.v -- Top level sha1 module sha1_round.v -- primitive sha1 round dffhr.v -- generic parameterizable d-flip flop library Performance Analysis Performance equa
使用 EMIF 将 xilinx FPGA 与 TI dSP 平台接口
- 使用 EMIF 将 xilinx FPGA 与 TI dSP 平台接口(d:\bootstrap\ce8c548c2a73a823101bfd000ce9d9e3)
SN7474
- 74LS74芯片行为级代码,实现了双d触发器与逻辑延迟,可利用modelsim仿真(74LS74 chip behavior level code)