当前位置：
首页 资源下载
搜索资源 - bit shift multiplication
搜索资源列表
-
0下载：
ARM 指令集寄存器和处理器模式(26-bit 体系)
寄存器和处理器模式(32-bit 体系)
程序状态寄存器和操纵它的指令
寄存器装载和存储指令
算术和逻辑指令
移位操作
乘法指令
比较指令
分支指令
条件执行
软件中断指令-ARM instruction set processor registers and model (26-bit system) and the processor registers mode (32-bi
-
-
1下载：
实现16位移位，可以实现乘法和除法。满足设计要求，实现代码简短，用verilog完成方便，容易操作。-Achieve 16-bit shift, multiplication and division can be achieved. Meet the design requirements to achieve a short code, complete with verilog convenient, easy to operate.
-
-
1下载：
用VHDL编的简易16位和8位CPU，可完成加减乘法移位等功能，拥有源码和设计文档，资料齐全-Compiled with VHDL simple 16-bit and 8-bit CPU, to be completed by addition and subtraction multiplication shift functions, with source code and design documents, data and complete
-
-
0下载：
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1, then the multiplier on the l
-
-
1下载：
该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。
其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。-The multiplier is 8-bit adder consisting of time-series design to the 8-bit multiplier. The multiplication principle is: the sum of multiplica
-
-
0下载：
比较好的带符号数乘法的方法是布斯(Booth)算法。它采用相加和相减的操作计算补码数据的乘积。Booth算法对乘数从低位开始判断，根据两个数据位的情况决定进行加法、减法还是仅仅移位操作。判断的两个数据位为当前位及其右边的位(初始时需要增加一个辅助位0)，移位操作是向右移动。-Signed multiplication better way to Booth (Booth) algorithm. It uses the sum and subtraction calculations comple
-
-
0下载：
用verilog语言编写的4位乘法器程序。通过循环移位进行4位二进制数的乘法运算。压缩包内也包含此4位乘法器程序的modelsim仿真文件。-Verilog language with 4-bit multiplier process. By cyclic shift for 4-bit binary number multiplication. This compressed package also contains four multipliers modelsim simulation
-
-
0下载：
8位二进制数乘法器VHDL实现8位二进制数乘法器设计，乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全0相加，直至被乘数的最高位。 -8-bit binary multiplier VHDL 8-bit binary multiplier design, multiplication by itemized shift sum principle, starting from the least significant bit of
-
-
0下载：
用2片4位移位寄存器实现可控乘/除法（2到8，步长为2n）电路，最大数字是两位10进制数64。
-With two 4-bit shift register controllable multiplication/division (2-8 steps of 2n) circuit, the maximum number is two decimal 64.
-
-
0下载：
FPGA verilog 实现任意位宽的移位相乘法，有符号小数或者有符号整数相乘。函数调用方式-FPGA verilog achieve any bit-wide shift multiplication , signed or signed decimal integer multiplication . Function call
-
-
0下载：
FPGA verilog 实现任意位宽的移位相乘法，有符号小数或者有符号整数相乘非函数调用-FPGA verilog achieve any bit-wide shift multiplication , signed or signed decimal integer multiplication non- function call
-
-
0下载：
multiplicate two integers by bit shifting and addition
-
-
0下载：
16x32 multiplication, followed by a 16-bit shift right. Results fits in 32 bits.
-
