CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - clock eda

搜索资源列表

  1. clock

    0下载:
  2. 本文介绍一种利用 EDA技术 和VHDL 语言 ,在MAX+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:66.29kb
    • 提供者:叶仔
  1. eda.rar

    0下载:
  2. 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟,The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:862byte
    • 提供者:zhyanh1118
  1. clock

    0下载:
  2. EDA 数字钟实现文件 能够实现计时,闹钟,校时功能 -EDA digital clock time to achieve the realization of paper, alarm clock, school functions
  3. 所属分类:assembly language

    • 发布日期:2017-03-24
    • 文件大小:176.6kb
    • 提供者:yuryan
  1. eda-chengxu

    0下载:
  2. VHDL语言源程序,使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.02kb
    • 提供者:gaoxue
  1. eda

    0下载:
  2. 利用ATMEL公司的QUETUSii软件编写的verilog语言程序,实现一个带复位、调整时间功能的电子钟,以数码管显示时间,调整时间时调整位闪烁-ATMEL Corporation QUETUSii using software written in verilog language program, the realization of a zone reset, adjust the time function of the electronic clock to digital disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.52mb
    • 提供者:秦玉龙
  1. EDA

    0下载:
  2. 数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:16.35mb
    • 提供者:周蕾
  1. EDA

    0下载:
  2. 基于VHDL语言,用Top_Down的思想进行设计的数字钟。-Based on the VHDL language, using design thinking Top_Down the digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:202.54kb
    • 提供者:liyongfeng
  1. eda

    0下载:
  2. eda课程设计报告 电子时钟 整点报时 调整时间-curriculum design EDA report the whole point of electronic time clock adjust time
  3. 所属分类:Project Design

    • 发布日期:2017-03-30
    • 文件大小:147.24kb
    • 提供者:需索
  1. EDA

    0下载:
  2. 用VHDL语言编写的时钟显示的源程序代码-VHDL language used to display the clock source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:shulin
  1. EDA

    1下载:
  2. 以前学EDA的时候做过的四个小程序,分别是24/12小时制数字钟、数字频率计、乐曲播放电路、多人智力竞赛抢答器-EDA previously done when the four small procedures are 24/12 hour digital clock, digital frequency meter, circuit music players and many more devices quiz Answer
  3. 所属分类:Other systems

    • 发布日期:2017-03-25
    • 文件大小:450.85kb
    • 提供者:王宇
  1. 24

    0下载:
  2. 简单的数字时钟EDA设计,并通过电路的仿真和硬件验证,进一步了解计数器的特征和功能。-Simple digital clock EDA design, and through circuit simulation and hardware verification, and further understanding of the characteristics and functions of counters.
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-14
    • 文件大小:3.29mb
    • 提供者:xxy
  1. EDA

    0下载:
  2. EDA实验讲义GK 包含GW48 EDA系统使用说明以及许多实例。比如有时钟使能的两位十进制计数器原理图输入设计、用状态机对ADC0809的采样控制电路实现、硬件电子琴电路设计-EDA experimental GK notes GW48 EDA system contains, as well as many examples of use. For example, there are two clock-enabled input decimal counter schematic des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:153.67kb
    • 提供者:lsp
  1. clock

    0下载:
  2. 以前做的EDA课程设计,CLOCK,可设置时间的,6位数码管显示-Done before the EDA curriculum design, CLOCK, may set the time, digital tube display 6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.02mb
    • 提供者:王志杰
  1. EDA

    0下载:
  2. 通过MAXPLUS软件做时钟信号发生器,可通过外部的拨码开关进行清零和预置数-Software made by MAXPLUS clock signal generator is available through an external DIP switch and preset number of cleared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.35mb
    • 提供者:易木
  1. EDA

    0下载:
  2. 数字闹钟(Digital Clock)、直接数字频率合成器DDS(Direct Digital Synthesis)。-Digital Alarm Clock (Digital Clock), direct digital frequency synthesizer DDS (Direct Digital Synthesis).
  3. 所属分类:Project Design

    • 发布日期:2017-04-07
    • 文件大小:177.54kb
    • 提供者:不同
  1. EDA

    0下载:
  2. EDA数字电子钟课程设计。时钟自动计时,并且将计时数据传送至显示管显示。-EDA digital electronic clock curriculum design. Clock automatic timing, and timing data will be sent to the display tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.86kb
    • 提供者:xiaokun
  1. eda

    0下载:
  2. eda实验时钟电路系统由秒时钟产生电路、走时电路模块、数字显示模块、校时模块、语音报时模块、工业控制模块-eda test clock circuit generated by the second clock circuit, the circuit blocks away, the digital display module, the campus module, voice timekeeping module, industrial control modules
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2.52mb
    • 提供者:樱花烬
  1. clock

    0下载:
  2. EDA中的数字闹钟实验,它包含时钟和计数两部分-EDA in the number of clock experiments, including the clock and count two
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-03-28
    • 文件大小:509.94kb
    • 提供者:ssy
  1. clock

    1下载:
  2. vhdl做的简单的时钟,显示时分秒,可调时分,亮度。eda课程设计时所作。-vhdl do a simple clock display minutes and seconds, adjustable hours, brightness. eda made in curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.9kb
    • 提供者:shuoyoung
  1. eda

    0下载:
  2. 8bit code clock 是一种8位密码锁,有不错的仿真和编译功能,对我们的学习EDA又很大帮助-EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:605.18kb
    • 提供者:江华
« 12 3 4 5 6 »
搜珍网 www.dssz.com