CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - computer FPGA

搜索资源列表

  1. FPGArs232.rar

    1下载:
  2. FPGA中实现rs232串口通信程序,上位机和FPGA互发数据,FPGA to achieve rs232 serial communication procedures, each host computer and FPGA-fat data
  3. 所属分类:串口编程

    • 发布日期:2012-11-29
    • 文件大小:97.6kb
    • 提供者:wg
  1. CCD.rar

    0下载:
  2. CCD数字相机的全代码,DMA方式读取FPGA,FIFO送入计算机,网口跑UDP协议,CCD digital camera the entire code, DMA mode to read FPGA, FIFO into the computer, I run UDP network protocol
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-03-26
    • 文件大小:40.21kb
    • 提供者:ccdd
  1. FPGA-usb-control

    3下载:
  2. USB 68013 通用固件 和配套上位机程序以及下位机FPGA程序verilog 可实现USB高速通信-USB 68013 generic PC firmware and supporting procedures and lower computer USB FPGA program can achieve high-speed communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-12
    • 文件大小:7.83mb
    • 提供者:査晓文
  1. FPGA

    1下载:
  2. OV7670摄像头上位机软件配合使用的FPGA程序源码(整套系统需要上位机软件,CY7C68013程序,FPGA程序)-The OV7670 camera head machine software with the use of FPGA program source code (the entire system requires the host computer software, CY7C68013 program, FPGA program)
  3. 所属分类:驱动编程

    • 发布日期:2014-02-24
    • 文件大小:2.89mb
    • 提供者:
  1. FPGA

    2下载:
  2. 结合FPGA和以太网传输的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现对ADC、SDRAM、网卡控制芯片DM9000的时序控制,以FPGA作为采集系统的核心,通过ADC,将采集到的数据存储到SDRAM中,以FIFO方式从SDRAM中读出数据,并将数据结果通过以太网接口传输到计算机-Combination of FPGA and Ethernet features, designed a data acquisition system, application FPGA' s i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-20
    • 文件大小:379.44kb
    • 提供者:gdr
  1. fpga

    0下载:
  2. 哈工大。计算机设计与实践课程测试FPGA。包括VHDL代码。ucf文件和.bit 文件。-Harbin institute of technology s corse. Computer Design..Homework3.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:13.44kb
    • 提供者:唐艺洋
  1. 42pcb

    3下载:
  2. 该工程是一个FPGA的开发板 主要包括了FPGA芯片:EP3C25Q240C8 FPGA的配置芯片采用:EPCS16 USB芯片:CY7C68013A USB的FLASH采用:24LC64 AD芯片:AD9238 电源部分:LMS1117-3.3两块分别对USB、模拟部分和FPGA供电;LMS1117-1.2为FPGA核心电压;LMS1117-2.5为 IO口及PLL供电 9盏LED,4个开关 主要完成的一个功能是高速模拟信号的采集,以及上位机传输
  3. 所属分类:USB编程

    • 发布日期:2013-05-10
    • 文件大小:2.21mb
    • 提供者:刘卫菠
  1. sdram_hr_hw

    0下载:
  2. 在FPGA硬件上实现计算机通过串口发数据给FPGA,数据保存到SDRAM中,然后又返回给计算机串口。-In FPGA hardware realize computer data through the serial port issued to FPGA, the data saved to SDRAM, and then again back to the computer serial port.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.98mb
    • 提供者:huanghui
  1. HardCamera

    0下载:
  2. The objective of this project is to create a driver for a camera module (we used the OV7620). After taking the image with the camera, the driver will store into the external asynchronous RAM, and then send it to the computer through a serial cable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:5.29kb
    • 提供者:Joelmir J Lopes
  1. FPGA_PCI_DATA

    0下载:
  2. 一个基于FPGA的PCI数据发送程序,实现从计算机通过PCI9054向FPGA发送数据功能。开发语言verilog,开发环境quartus-FPGA-based PCI data distribution process, from the computer through the PCI9054 functions to send data to the FPGA. The development of language verilog, development environment qua
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:231.36kb
    • 提供者:李国扬
  1. AlteraArticleContestPapers

    0下载:
  2. 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编,内容主题涵盖如下4个方面: PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品,在作品原创性和特色性 、实用性(结合当前的热点应用) 和作品
  3. 所属分类:Project Design

    • 发布日期:2017-06-17
    • 文件大小:25.54mb
    • 提供者:成逛
  1. cpu_lynn

    0下载:
  2. Verilog 实现的 简单 单线程 CPU, 基于计算机组成书目, 思路清晰, 有测试平台。-Verilog realization of a simple single-threaded CPU, the composition of computer-based bibliography, clear lines of thought, a test platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:11.44kb
    • 提供者:wei
  1. UART_VHDL

    0下载:
  2. 由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言,比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等,其中VHDL和Verilog HDL因适合
  3. 所属分类:Other systems

    • 发布日期:2017-03-23
    • 文件大小:284.48kb
    • 提供者:lilei
  1. FPGA_cy7c68013

    0下载:
  2. 本工程包括FPGA程序和CY7C68013固件程序。 上位机程序通过EZ-USB CONTROL PANNEL 来测试。-The works include the FPGA programs and CY7C68013 firmware. Host computer procedure EZ-USB CONTROL PANNEL to test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.89mb
    • 提供者:zhaox
  1. FpgaConfig_CS_20090508

    0下载:
  2. 自己写的一个使用单片机配置FPGA的上位机C#代码,使用串口通讯。-Wrote it myself, using a microcontroller to configure FPGA-Host Computer C# code, the use of serial communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.92mb
    • 提供者:胡小平
  1. uart_rx

    0下载:
  2. Tcode is in VERILOG HDL (Hardware descr iption language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA-Tcode is in VERILOG HDL
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:992byte
    • 提供者:hassan
  1. AReconfigurableFIRFilterSystemBasedonFPGA

    1下载:
  2. 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来,设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数,通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置,实现数字滤波器参数可调;配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算,滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行。-In
  3. 所属分类:Project Design

    • 发布日期:2017-05-21
    • 文件大小:6.08mb
    • 提供者:mabeibei
  1. rs-232vhdl

    0下载:
  2. it is the code for doing interfacing between computer and fpga board through rs-232.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:911byte
    • 提供者:sundaram
  1. computer

    0下载:
  2. 基于FPGA与电脑的串口通信!开发语言是verilog!-Based on the FPGA and computer serial port communication!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:481.07kb
    • 提供者:lpp0900320123
  1. eetop.cn_利用FPGA实现浮点运算的verilog代码

    0下载:
  2. 计算机里整数和小数形式就是按普通格式进行存储,例如1024、3.1415926等等,这个没什么特点,但是这样的数精度不高,表达也不够全面,为了能够有一种数的通用表示法,就发明了浮点数。 浮点数的表示形式有点像科学计数法(*.*****×10^***),它的表示形式是0.*****×10^***,在计算机中的形式为 .***** e ±***),其中前面的星号代表定点小数,也就是整数部分为0的纯小数,后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数,例如1024就能表示成0.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:127kb
    • 提供者:哒啦啦啦
« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com