CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - counter16

搜索资源列表

  1. counter16

    0下载:
  2. 风格非常好 一六位计数器 无密码 质量很高-style very good counter-16 high quality Password
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83.25kb
    • 提供者:zt
  1. counter16

    0下载:
  2. 该程序为16位计数器,并带有缓存的功能,运行环境为ISE,modesim。-The program for 16-bit counters, with a cache of features, operating environment for the ISE, modesim.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-25
    • 文件大小:63.84kb
    • 提供者:马高望
  1. counter16

    0下载:
  2. 一个verilog源代码,作用是计数器的建模。-A verilog source code, the role of the counter model.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:83.02kb
    • 提供者:PUDN_CHEN
  1. counter16

    1下载:
  2. 利用simulink制作的十六进制计数器-Simulink produced using hexadecimal counter
  3. 所属分类:matlab

    • 发布日期:2017-04-02
    • 文件大小:7.42kb
    • 提供者:程诗宇
  1. counter16

    0下载:
  2. 使用TMC-12的PCI卡做数据采集系统-The use of TMC-12 of the PCI card to do data acquisition system
  3. 所属分类:CSharp

    • 发布日期:2017-04-04
    • 文件大小:33.58kb
    • 提供者:huangshun
  1. count16

    0下载:
  2. 是vhdl语言编写的可以实现16位计数器的一段源代码-counter16
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:796byte
    • 提供者:陈准
  1. counter16

    0下载:
  2. 16位计数器,有使能功能,可以加减计数,有异步清零位,不用有限状态机-16-bit counter, enable function, you can add and subtract counting, asynchronous clear bits without a finite state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:586byte
    • 提供者:赵永峰
搜珍网 www.dssz.com