搜索资源列表
asynch_fifo
- FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
an_dcfifo_top_restored
- alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。
dcfifo_sim_modelsim_ae_gui
- dcfifo verilog source code and modelsim simulator.
DCFIFO
- DCFIFO 的modelsim仿真工程，已经写好激励，可以直接使用modelsim观察波形-DCFIFO test