搜索资源列表
dianzishezhong
- 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时，分） 附加要求 1、秒表功能（复位，计时
EDA设计—电子钟设计
- EDA设计—电子钟设计 利用quauters设计电子时钟并模拟
dsp
- 由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的使用，高速DSP(数字信号处理) 系统设计会越来越多，处理高速DSP应用系统中的信号问题成为设计的重要问题，在这种设计中，其特点是系统数据速率、时钟速率和电路密集度都在不断增加，其PCB印制板的设计表现出与低速设计截然不同的行为特点，即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。-err
eda
- eda课程设计报告 电子时钟 整点报时 调整时间-curriculum design EDA report the whole point of electronic time clock adjust time
shizhong
- 用eda 技术实现电子时钟的基本功能,包括定时，跑秒等功能。（这里只有源代码）-This is a simple chengxu write by vhdl
EDA
- EDA数字电子钟课程设计。时钟自动计时，并且将计时数据传送至显示管显示。-EDA digital electronic clock curriculum design. Clock automatic timing, and timing data will be sent to the display tube display.
simulatetheworkandisplaydigitalclock
- 电子电路设计与仿真工具eda,用来模拟数码时钟的工作和显示。希望能够提供帮助。 -Electronic circuit design and simulation tool eda, used to simulate the work and display digital clock. Want to help.
time-eda-pro
- eda 课程设计，时钟程序。时钟代码.电子时钟。觉悟应有。-It is a eda time programe.
jy4739_clock
- EDA课程设计基于vhdl的带有万年历的电子时钟设计-EDA curriculum design based on the electronic clock with a calendar vhdl design
divider
- 时钟分频,改一下参数就能立即实现电子电路的时钟分频，用于EDA程序设计-clock divider
VHDLRS232Slave
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
EDA
- 电子时钟 基于VHDL设计的建议电子时钟-DIGTAL CLOCK