CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 搜索资源 - floating point adder vhdl code

搜索资源列表

  1. floating_point_adder

    1下载：
  2. 该代码描述了一个浮点加法器的功能，浮点格式采用IEEE标准-The code describes a floating-point adder function, the use of IEEE standard floating-point format

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-07
    • 文件大小：1.34kb
    • 提供者：钟毓秀

  1. fpufiles

    0下载：
  2. floating point adder mul and sub in verilog code

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：18.78kb
    • 提供者：khosro raja
搜珍网 www.dssz.com