CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - interleaver vhdl

搜索资源列表

  1. interleaver-vhdl.rar

    1下载:
  2. VHDL编写的基于FPGA的4-8交织器代码,有需要的下来看看,4-8 prepared VHDL code interleaver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.41kb
    • 提供者:cab
  1. FPGA_interleaver

    0下载:
  2. 这是一个基于FPGA的交织器的VHDL源代码-This is an FPGA-based interleaver of the VHDL source code for
  3. 所属分类:Other systems

    • 发布日期:2017-03-29
    • 文件大小:118.24kb
    • 提供者:xx
  1. interweave_1

    0下载:
  2. 用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:36.37kb
    • 提供者:李修函
  1. 4_31

    0下载:
  2. 这是一个交织器/解交织器的FPGA实现,虽然交织器的功能简单,但是其实现比较复杂-This is an interleaver/de-interleaver to achieve the FPGA, although the function of interleaver simple, but its more complicated to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:814.79kb
    • 提供者:谢建伟
  1. interleaver

    0下载:
  2. This is a convolutional interleaver code written in verilog, the ram is sram with ram_ncs, ram_nwe, ram_noe characters.
  3. 所属分类:Other systems

    • 发布日期:2017-03-28
    • 文件大小:1.6kb
    • 提供者:tomsontiger
  1. interleaver

    0下载:
  2. 这是一个用VHDL编写的交织器程序,使用交织器能够使干扰由突发变成随机化-This is a prepared using VHDL interleaver, the use of interleaver enables interference by the sudden randomized into
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:781byte
    • 提供者:chenxiaoming
  1. interleaver

    0下载:
  2. 实现矩阵交织的Veriog源代码,内含有modelsim测试文件-Veriog interwoven matrix of the realization of the source code files containing the test modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:27.39kb
    • 提供者:尚龙
  1. DVB

    0下载:
  2. DVB系统中交织器和解交织器设计的FPGA实现-DVB system, the reconciliation Interleaver Interleaver design FPGA implementation
  3. 所属分类:Communication

    • 发布日期:2017-03-26
    • 文件大小:691.8kb
    • 提供者:程钢
  1. address_gen

    0下载:
  2. 卷积交织的地址生成器,通过编译,很好的代码,珍藏-Convolutional Interleaver address generater
  3. 所属分类:Communication

    • 发布日期:2017-04-03
    • 文件大小:2.68kb
    • 提供者:魏强
  1. 3GPP

    0下载:
  2. 所属分类:Project Design

    • 发布日期:2017-04-08
    • 文件大小:42.96kb
    • 提供者:hamza
  1. jiaozhiqi

    0下载:
  2. 是Turbo码交织器的VHDL设计与仿真的文献-Is the Turbo Code Interleaver Design and Simulation of VHDL literature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:747.72kb
    • 提供者:郑国
  1. bpsk

    0下载:
  2. 基于FPGA的BPSK数字调制器的实现,对于学习通信专业的人应该有些帮助-FPGA-Based Digital Modulator BPSK, for people to learn communication professional should be some help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:421.91kb
    • 提供者:李博
  1. interlace

    0下载:
  2. 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中,从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织,同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.19kb
    • 提供者:源天
  1. interleaver

    0下载:
  2. vhdl code for interleaver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:558byte
    • 提供者:aruna
  1. INTERLEAVER

    0下载:
  2. 1/3,k=9的卷积码VHDL实现,在xilinx ise上仿真成功。-1/3, k = 9 convolutional code VHDL implementation of the simulation in the xilinx ise success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.09kb
    • 提供者:杨胜丰
  1. 15Turbo

    0下载:
  2. urbo码是1993年法国人Berrou提出的一种新型编码方法。它巧妙的将卷积码和随机交织器结合在一起;同时,采用软输出迭代译码来逼近最大似然译码-urbo code is 1993 French Berrou proposed a new encoding method. It is clever to convolutional codes and random interleaver together the same time, the use of soft-output itera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:61.39kb
    • 提供者:wangzhi
  1. interleaver

    0下载:
  2. In this case is a interleaving algorithm code for deinterleaving the code, using VHDL language. This code provide the method of interleaving of the convolutioned code
  3. 所属分类:Modem program

    • 发布日期:2017-04-15
    • 文件大小:5.51kb
    • 提供者:kimdaeyoung
  1. entrelacement-vhdl

    0下载:
  2. VHDL Implementation Interleaver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:551.82kb
    • 提供者:karim
  1. interleaver-vhdl-code

    0下载:
  2. lte turbo interleaver
  3. 所属分类:Communication

    • 发布日期:2017-04-25
    • 文件大小:140.04kb
    • 提供者:sampath
  1. 基于VHDL卷积交织器的设计与实现

    0下载:
  2. 基于VHDL卷积交织器的设计与实现(1)(Design and implementation of convolution Interleaver Based on VHDL)
  3. 所属分类:文章/文档

    • 发布日期:2018-01-09
    • 文件大小:209kb
    • 提供者:大的幅度
« 12 »
搜珍网 www.dssz.com