CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - lut in vhdl

搜索资源列表

  1. fullsine

    0下载:
  2. This a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added to this program to work completely.-This is a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:540byte
    • 提供者:Jithu
  1. lut_core

    0下载:
  2. LUT core in VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.67kb
    • 提供者:xyz002
  1. atan_lut

    0下载:
  2. atan LUT in VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.16kb
    • 提供者:xyz002
  1. FIR-FILTER

    0下载:
  2. FIR filter LUT based in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:212.07kb
    • 提供者:sat
搜珍网 www.dssz.com