CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - ms vhdl

搜索资源列表

  1. Exp4-Clock

    0下载:
  2. 数字计时器,使用VHDL语言编写,使用数码管显示,精确到ms-digital timer, the use of VHDL development, the use of digital control, the precision of the ms
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:789.99kb
    • 提供者:萧飒
  1. Flashcontrollerxilinx

    0下载:
  2. Single power supply operation — Full voltage range: 2.7 to 3.6 volt read, erase, and program operations — Separate VCCQ for 5 volt I/O tolerance n Automated Program and Erase — Page program: 512 + 16 bytes — Block erase: 8 K + 256 bytes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:827.77kb
    • 提供者:enyou
  1. miaobiao

    0下载:
  2. 体育用记时秒表,显示MS,S,MIN功能-watch
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:409.82kb
    • 提供者:李磊
  1. VHDlclock

    0下载:
  2. 数字秒表的VHDL课程设计 通过硬件测试 精确到ms 最大可计时为24小时 -Digital stopwatch curriculum design through the VHDL hardware testing is accurate to ms maximum time of 24 hours
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:426.04kb
    • 提供者:li
  1. doxygen-1.5.9.src.tar

    0下载:
  2. Doxygen是一个文档生成系统,可用于C++, C, Java, Objective-C, Python, IDL (Corba and Microsoft flavors), Fortran, VHDL, PHP, C#, and to some extent D. 它能从一系列代码源文件中生成在线文档(HTML格式)和离线文档(Latex格式) 。也支持生成RTF (MS-Word), Postscr ipt, PDF, 压缩HTML(chm), and Unix man pages
  3. 所属分类:Other systems

    • 发布日期:2017-05-16
    • 文件大小:3.95mb
    • 提供者:newuserid
  1. counter

    0下载:
  2. 用VHDL语言实现的计时器,最大计时为24小时,计时精度为1ms,设有复位和暂停功能,使用的晶振频率为50Hz。-VHDL language implementation of the timer with a maximum time of 24 hours, timing accuracy of 1ms, with reset, and pause functions, using the crystal oscillator frequency is 50Hz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.93kb
    • 提供者:周峰
  1. pinlvji

    0下载:
  2. 用vhdl语言写的频率计,可以实现1khz到1Mhz,当低于1Khz时可实现测周期单位为ms,测量精度达到99 ,用数码管动态显示-Vhdl language written with the frequency meter can be achieved 1khz to 1Mhz, when less than 1Khz cycle when unit for detecting ms, 99 accuracy, dynamic display with digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.26kb
    • 提供者:李彦松
  1. DDS

    0下载:
  2. 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术(DDS)是一种先进的电路结构,能在全数字下对输出信号频率进行精确而快速的控制,DDS技术还在解决输出信号频率增量选择方面具有很好的应用,DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理,对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号发生器,。
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-17
    • 文件大小:4.28mb
    • 提供者:冯阳
搜珍网 www.dssz.com