CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - radar verilog

搜索资源列表

  1. FPGA_radar

    0下载:
  2. 优秀硕士论文,基于FPGA的雷达信号模拟器设计,对学FPGA的,特别是学雷达的同学有很好的参考价值-Outstanding master s thesis, based on radar signal simulator FPGA design, FPGA-on study, in particular the study of radar has a good reference Student Value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:732.44kb
    • 提供者:zhang
  1. dsp_radar

    0下载:
  2. radar detecttion in verilog
  3. 所属分类:Scanner

    • 发布日期:2017-04-16
    • 文件大小:23.24kb
    • 提供者:kasmi
  1. farrow

    0下载:
  2. 一份很好的数字时延程序(采用farrow算法),采用Verilog HDL,经过测试通过,是我一个雷达项目中的代替模拟时延的。精度很高,并有MATLAB程序验证-A good digital delay, Verilog HDL, procedures, is my test through a radar simulation project instead of the delay. Precision is high, and MATLAB validation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.9mb
    • 提供者:左洪成
  1. antenna_position

    0下载:
  2. 本程序为船舶导航雷达天线方位部分的verilog程序,包含QPF工程。-This procedure for the marine navigation radar antenna part of the Verilog program, including QPF works.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:8.81mb
    • 提供者:鲁文芳
  1. sp6ex14

    0下载:
  2. verilog,ISE工程。倒车雷达实例,每100ms产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:5.94mb
    • 提供者:lyg
搜珍网 www.dssz.com