当前位置：
首页 资源下载
搜索资源 - serial adder in vhdl
搜索资源列表
-
0下载：
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1, then the multiplier on the l
-
-
0下载：
VHDL语言串行加法器 可以实现五位加法运算-Serial adder five addition operations can be achieved
-
-
0下载：
a simple serial adder in vhdl, enjoy it
-
-
0下载：
VHDL硬件描述语言实现DA转化-In quurtus call half adder to achieve 16-bit serial adder
-
