CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - setup time and hold time

搜索资源列表

  1. assignmentP2

    0下载:
  2. 1. Access the relevant reference books or technical data books and give accurate definitions for the following timing parameters: (1) propagation time tPD, (2) transition time tTD, (3) setup time tSU, (4) hold time tHD, and (5) clock-to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:168.37kb
    • 提供者:魏攸
  1. 74HC573_www.ic37.com

    0下载:
  2. The SL74HC573 is identical in pinout to the LS/ALS573. The device inputs are compatible with standard CMOS outputs with pullup resistors, they are compatible with LS/ALSTTL outputs. These latches appear transparent to data (i.e., the outputs ch
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:42.97kb
    • 提供者:gainers
  1. control-system--sulfate-bath

    0下载:
  2. 硫酸铜建浴设备控制系统 具体控制要求: 1.按下 P3.4和P3.5不放 按下 P3.7 即可进入设置模式,再次按下退出设置模式 左边四位数码管最左边的开始闪烁,后面的四位数码管不属于此控制系统 * 按下加或减 有 A b C 三档 分别代表三个参数。 * 第一个参数(A):搅拌机运行时间 * 第二个参数(b):液位信号保持时间 * 第三个参数(C): 为定义
  3. 所属分类:Energy industry

    • 发布日期:2017-04-02
    • 文件大小:161.3kb
    • 提供者:张成
  1. C

    0下载:
  2. 硫酸铜建浴设备控制系统 1.按下 P3.4和P3.5不放 按下 P3.7 即可进入设置模式,再次按下退出设置模式 左边四位数码管最左边的开始闪烁,后面的四位数码管不属于此控制系统按下加或减 有 A b C 三档 分别代表三个参数。第一个参数(A):搅拌机运行时间第二个参数(b):液位信号保持时间第三个参数(C): 为定义 各参数保存在STC89C52单片机的内部EEPROM中-Copper sulfate bath construction equipment control system
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:52.19kb
    • 提供者:徐建科
  1. DFF

    0下载:
  2. 基于传输门结构的D触发器的建立时间和保持时间测量-the measure of DFF s setup time and hold time
  3. 所属分类:Other systems

    • 发布日期:2016-01-25
    • 文件大小:18.67mb
    • 提供者:renxiaowei
  1. C

    0下载:
  2. 硫酸铜建浴设备控制系统 * 1.按下 P3.4和P3.5不放 按下 P3.7 即可进入设置模式,再次按下退出设置模式左边四位数码管最左边的开始闪烁,后面的四位数码管不属于此控制系统 按下加或减 有 A b C 三档 分别代表三个参数。 第一个参数(A):搅拌机运行时间 第二个参数(b):液位信号保持时间 第三个参数(C): 为定义 各参数保存在STC89C52单片机的内部EEPROM中-Copper sulfate bath equipment in the
  3. 所属分类:SCM

    • 发布日期:2017-11-19
    • 文件大小:51.1kb
    • 提供者:Y.E
  1. D_Flip

    0下载:
  2. D触发器建立时间和保持时间检查,D触发器建立时间和保持时间检查-D flip-flop setup time and hold time checks, D flip-flop setup time and hold time checks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.6kb
    • 提供者:筱怀
搜珍网 www.dssz.com