搜索资源列表
mipssingelcycle
- mips single cycle implementation five files auxiliary pc data memory instruction memory adder forwarding
singlecycle_mips
- single cycle mips design by verilog.
singleCycleProc
- 简化的单时钟循环VHDL处理器.可以运行一些简单的mips指令，例如add, sub, and, or, slt, beq and j. -A simplified single cycle processor in VHDL. This processor can continuously execute some simple MIPS instructions which are lw, sw, add, sub, and, or, slt, beq and j.
F10-Single-Cycle-MIPS
- This a verilog code of single cycle mips-This is a verilog code of single cycle mips
mips
- 利用Verilog HDL硬件描述语言实现单周期MIPS_CPU设计。-Design of single-cycle MIPS_CPU
project3
- mips single cycle cpu
MIPS
- 用VHDL设计单周期的MIPS处理器,实现简单的指令-VHDL design with single-cycle MIPS processor, simple instructions
clock
- 功能要求： 分离模块要求： 1）设计一个可以显示012345的显示电路，并利用单片机实现。 2）利用按键切换，然后显示ABCDEF 3）按键切换的动作，全部用串口进行通信。 设计一个开关，当进行切换后，程序再进入主要要求。 主要要求： (1) 显示准确的北京时间（时、分、秒），可用24小时制式； (2) 随时可以调校时间。 (3) 增加公历日期显示功能（年、月、日），年号只显示最后两位； (4) 随时可以调校年、月、日； (5) 允许通过转换功能键转换
mips-cpu
- 单周期的mips处理器设计，用vhdl语言实现各个模块的功能-Single-cycle mips processor design, using vhdl language functions of each module
MIPS-processor-Verilog-code
- 原创，MIPS处理器Verilog源码，在FPGA实现单周期MIPS处理器，实现存储访问指令load word(lw)和store word(sw)，算术逻辑指令add、addi、sub、and、or和slt跳转指令branch equal(beq)和jump(j)-Original, achieves single-cycle MIPS processor MIPS processor Verilog source code, the FPGA, storage access instruct
mips--cpu
- 本文基于32位 MIPS CPU的体系架构，采用Xilinx ISE 9.1i软件，通过使用Verilog语言编写了32位MIPS单周期和多周期CPU的程序，完成了其逻辑设计并进行了仿真测试。-Based on a 32 MIPS CPU architectures using the Xilinx ISE 9.1i software, write a 32-MIPS, single cycle and multi-cycle CPU program completed its logic de
single-CPU
- 单时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件-Single CPU clock design, spartan 3e board test passed, support some mips instruction, containing sample code and binary files mips
mips
- mips单周期支持add、sub(包括无符号、立即数)、跳转指令-mips single-cycle support add, sub (including unsigned immediate value), the jump instruction
mips
- 基于MIPS架构实现的单周期处理器，包含多种基本操作，验证方法是把自己的学号写进连续内存。-MIPS-based architecture for single-cycle processor, includes a variety of basic operations, authentication method is to learn their numbers written contiguous memory.
mips
- 一个单周期流水CPU的实现，其中mips4.vhd是顶层文件-A single cycle CPU
MIPS-Lite2
- logisim 单周期cpu 支持addu subu lw sw 等指令-logisim single cpu support addu subu le sw and so on
mips
- implement of mips data path in single cycle with vhdl language
single_period
- 实现了单周期的数据通路，已通过基础的指令测试。(This program has finished single period .)
单周期完成版
- 写一个单周期处理器运行一段mips指令，并包含mips指令转汇编码的程序(Write a single cycle processor to run a section of MIPS instruction)
single
- 单周期MIPS处理器的设计，附带测试文件。(The design of a single cycle MIPS processor comes with test files.)