搜索资源列表
ADUC841_SPI
- 基于单片机ADUC841的spi程序 包括主机和从机的程序 CPHA 和CPOL的介绍
fm25cl64介绍
- 特性 64K位的非易失性铁电随机存储器 l 结构容量为8192*8位 l 无限次的读写次数 l 在85℃下掉电数据保持10年 l 写数据无延时 l 先进的高可靠的铁电制造工艺 快速串行外设接口协议-SPI l 最大达到20M的总线速度 l 硬件上直接替代EEPROM l 支持SPI的模式0 &3(CPOL, CPHA=0,0&1,1) 完善的写保护 l 硬件写保护 l 软件写保护 低功耗操作 l 低操作电压:2.7V-3.65V l
simple_spi.tar
- Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.Enhancements include a wider supported operating frequency range, 4deep read and write fifos, and programmable transfer count dependent interrupt gene
CPOL-CPHA
- 在DSP等芯片中有SPI接口，但是通常由于传输模式选择的错误导致连接失败，本文提供了详细的配置方案-In the DSP and other chips with SPI interface, but usually due to errors in transmission mode selection causes the connection fails, this article provides a detailed configuration
explainCPHAandCPLKofSPI
- 精解SPI的CPHA时钟相位与CPLK时钟极性-Explain the CPHA clock phase and the CPLK clock polarity of SPI
spi_master
- 用VHDL编写的一个SPI主机程序，SPI模块采用最常用的模式0方式（即CPOL=0,CPHA=0）通信。文件内含测试文档，已在Modelsim6.5上测试通过，可在FPGA上直接调用。-A SPI Master code edited by VHDL language,the SPI modul use 0 MODE(i.e CPOL=0,CPHA=0)to communicate with the SPI Slave.and there is a testbench in the file
Explained--SPI-of-CPHA-clock-phase
- 精解SPI的CPHA时钟相位与CPLK时钟极性-Explained SPI of CPHA clock phase and clock polarity CPLK
spi_verilog
- 在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。 主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。 -In more details: 1. The master pulls SSEL down to indicate to the slave that com
SPI_Interface
- This module implements Serial Pheripheral Interface(SPI) Slave logic. It Communicates with MCU(Master).SPI Mode CPOL = 0 CPHA = 0 Serial Clock frequency MCU is 1 MHz. For SPI Mode CPOL = 0 CPHA = 0 -This module implements Serial Pheripheral Inte
SPI
- SPI（Serial Peripheral Interface，串行外设接口）是Motorola公司提出的一种同步串行数据传输标准，是一种高速的，全双工，同步的通信总线，在很多器件中被广泛应用。 SPI相关缩写 SS: Slave Select，选中从设备，片选。 CKPOL (Clock Polarity) = CPOL = POL = Polarity = （时钟）极性 CKPHA (Clock Phase) = CPHA = PHA = Phase = （时钟）相位
fpga_instantiation
- spi通讯协议，采用第三种CPOL=1，CPHA=1，（1）通过边沿检测技术得出SCK上升沿与下降沿标志,用于下面状态机中的数据采样及发送。 （2）根据时序图，采用1个状态机分别在SCK上升沿实现数据采样（该固件未调用下降沿数据发送）。无论是采样还是发送，都是高位在前，从Bit[7]到Bit[0]，共8位数据。将采集到的八位数据存放入一个16位寄存器中。(SPI communication protocol, using third kinds of CPOL=1, CPHA=1, (1) t
spi_sign_tap2
- 实现了SPI主设备的功能 CPOL=1 CPHA=1,同时包含了PRBS9的数据生成模块，也可以切换为发送固定的数(SPI MASTER CPOL=1 CPHA=1)
MAX31865 for STM32
- How to use this Library: Select "General peripheral Initalizion as a pair of '.c/.h' file per peripheral" on project settings. Enable SPI and set clock below 2MHz,MSB,CPOL LOW,CPHA 2 Edge.