CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilong HDL

搜索资源列表

  1. verilog例子大全

    0下载:
  2. 包含各种verilong HDL语言的编程源代码,全加器,计数器,选择器,加法器,波形发生器等以及阻塞赋值非阻塞赋值的使用例子,七段数码管显示译码器等等
  3. 所属分类:源码下载

  1. lift-verilogHDL

    0下载:
  2. 利用verilog语言实现一个简单的电梯控制,可借助最小系统开发板进行试验-control lift by using verilong HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:893byte
    • 提供者:吴国强
  1. DA_TLC5620

    0下载:
  2. 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:743.97kb
    • 提供者:李俭
  1. examples

    0下载:
  2. Verilong 经典例子 王金明:《Verilog HDL 程序设计教程》-Wang Jinming Verilong classic example: " Verilog HDL Design Tutorial"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:20.8kb
    • 提供者:朱大海
  1. ModelSim-user-document

    0下载:
  2. 该文档介绍了modelsim 使用说明,主要介绍如何仿真verilong HDL 及 VHDL 等语言程序。-This document describes the modelsim instructions, describes how to simulate verilong HDL and VHDL languages ​ ​ such procedures.
  3. 所属分类:software engineering

    • 发布日期:2017-04-02
    • 文件大小:137.92kb
    • 提供者:天良
  1. as1

    0下载:
  2. Verilong HDL是最frequenctly使用的硬件描述语言,因为它的简单和方便的属性之一。这当然AIMES设计一个数字时钟,配备4段显示,秒表和时间设定使用这种语言,甚至一些额外的功能,fundamatal。 DE1板设计时钟的实施贡献-Verilong HDL is one of the most frequenctly used hardware descr iption language because of its simple and convenient propertie
  3. 所属分类:assembly language

    • 发布日期:2017-11-05
    • 文件大小:94.25kb
    • 提供者:James
  1. DPD_project

    0下载:
  2. 预失真算法中,包络解波部分的verilog代码,有部分错误-envelope calculation of DPD algorithm ,verilong HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.16mb
    • 提供者:速水隼
搜珍网 www.dssz.com