CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl miaobiao

搜索资源列表

  1. miaobiao 用verilog VHDL描写的秒表程序

    0下载:
  2. 用verilog VHDL描写的秒表程序,可以显示百分秒,秒和分。-Verilog VHDL with the descr iption of a stopwatch program, can display the arc, seconds and points.
  3. 所属分类:其他小程序

    • 发布日期:2017-03-23
    • 文件大小:371.55kb
    • 提供者:彭全飞
  1. miaobiao

    0下载:
  2. 基于VHDL环境下的秒表设计源代码 很好用的-Environment based on VHDL design source code stopwatch good use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.36kb
    • 提供者:Jim
  1. miaobiao.RAR

    0下载:
  2. 实验采用七段码LED设计(数码管),显示直观;采用定时器中断,计时更准确;功能齐全,可随时启动、停止、清零,后者智能化程度更高。-Seven-Segment LED code using the experimental design (digital control), visual display using timer interrupt, a more accurate time functions, may at any time to start, stop, cleared,
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:33.25kb
    • 提供者:cuipinpin
  1. miaobiao

    0下载:
  2. 体育用记时秒表,显示MS,S,MIN功能-watch
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:409.82kb
    • 提供者:李磊
  1. miaobiao

    0下载:
  2. VHDL语言实现秒表并在共阴数码管上动态显示十进制数值-VHDL language stopwatch and digital control on a total of negative dynamic display decimal values
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:52.15kb
    • 提供者:高天天
  1. miaobiao

    0下载:
  2. 秒表功能,自带工程,EDA的设计平台QuartusⅡ-Stopwatch functions, bring their own works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.52mb
    • 提供者:huliyan
  1. miaobiao

    0下载:
  2. 一个精确的到0.01s的时钟源程序,对于初学VHDL理解很有帮助,只给了源程序没有给出仿真波形-An accurate clock source to the 0.01s for the beginner to understand VHDL helpful not only to the simulation waveform of the source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:小楼
  1. miaobiao

    0下载:
  2. VHDL语言实现的秒表设计,具有分秒,计数清零等功能-VHDL language implementation of the stopwatch design, with the minutes and seconds, counting functions such as Clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:309.24kb
    • 提供者:tangchengjiang
  1. miaobiao

    0下载:
  2. vhdl实现秒表,功能包括计时、冻结时间显示、暂停-vhdl implementation stopwatch functions, including time, freezing time display, pause
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.05mb
    • 提供者:nuandong
  1. miaobiao

    0下载:
  2. 用VHDL实现的秒表功能,包括分频器,动态显示模块-VHDL implementation with stopwatch functions, including crossover, dynamic display module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:325.46kb
    • 提供者:miaoxiaohu
  1. miaobiao

    0下载:
  2. 实验课编写的vhdl程序,秒表适用!具体功能是开始计时,停止,清零!经实验,完美运行!-Vhdl program written by the Lab, stopwatch applicable! Specific start time, stop, clear! The experiment, a perfect run!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.16kb
    • 提供者:
  1. miaobiao

    0下载:
  2. 秒表应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止及启动。 秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为B
  3. 所属分类:Com Port

    • 发布日期:2017-11-09
    • 文件大小:1.67kb
    • 提供者:范增
  1. miaobiao

    0下载:
  2. 秒表的VHDL语言程序,是实验课上一个课程设计,非常正确,非常好用。-Stopwatch VHDL language program is the experimental class curriculum design, very correct, very easy to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:7.03kb
    • 提供者:塚客
  1. miaobiao

    0下载:
  2. 用VHDL语言实现对FPGA的程序编写,实现秒表功能。-Using VHDL FPGA program written stopwatch function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:363.79kb
    • 提供者:秦丽媛
  1. miaobiao

    0下载:
  2. 基于Max+plus2软件的Verilog VHDL语言的按键控制数码管显示秒表-Based on Max+plus2 software Verilog VHDL language button control digital display stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:446.71kb
    • 提供者:lzhf
  1. miaobiao

    0下载:
  2. 用VHDL编写的一个数字钟,可以完成计时功能。-VHDL prepared a digital clock, you can complete the timing function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:615.7kb
    • 提供者:*飞
  1. miaobiao

    0下载:
  2. 利用vHdl描述语言实现的60秒秒表。能够实现60秒的计时功能-Use of vHdl descr iption language implementation 60 seconds stopwatch
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:1.4kb
    • 提供者:wuqiangsheng
  1. miaobiao

    0下载:
  2. EDA--miaobiao design-vhdl----miaobiao design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:代林
  1. miaobiao

    0下载:
  2. 使用VHDL\FPGA实现秒表的设计,包含所有源码。-Use VHDL\FPGA to achieve a stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.45mb
    • 提供者:梁坤
搜珍网 www.dssz.com