当前位置：
首页 资源下载
搜索资源 - vhdl timer simulation
搜索资源列表
-
0下载：
vhdl代码：电子时钟VHDL程序与仿真！初学fpga者可以参考参考！！比较简单-VHDL code: electronic clock and simulation of VHDL procedures! FPGA beginner who can refer to reference! ! Relatively simple
-
-
0下载：
最重要的是七个从简单到复杂的实验，包括：基础实验一_FPGA_LED 基础实验二_seg7实验以及仿真 基础实验三_SOPC_LED 基础实验四_Flash烧写 基础实验五_定时器实验 基础实验六_按键以及PIO口中断实验 实验七_网卡使用 ，这些实验室用到了SOPC BUILDER 与NOIS ii ,使用Verilog 编写，有实验板和没有实验板的都可以用来学习。 其次还包括： FPGA开发板各存储器之间的联系、 多处理器文档 、 USB_UART等文档，很好用的文档，您下了相信不会后悔！-
-
-
0下载：
麦克风阵列的TLS自适应波束形成算法仿真，麦克间距和输入信号带宽可调，通过调整参数达到需要的输出-TLS microphone array adaptive beamforming algorithm simulation, Mike spacing and input signal bandwidth is adjustable by adjusting the parameters to achieve the required output
-
-
0下载：
ep2c5 实现 定时器
verilog语言，quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
-
-
0下载：
该设计方案是用VHDL语言实现0.01s计时器，该方案列出了详细的开发过程和所有源代码，并虽有仿真结果-The design solution is to use VHDL language 0.01s timer, the program lists the detailed development process, and all source code, and although the simulation results
-
-
0下载：
Quartus II was a development tool of CPLD / FPGA by Altera Company. Quartus II provides a fully integrated circuit structure and has nothing with the development package environment, it has all the features of digital logic design, it is including: a
-
-
0下载：
用VHDL代码编写的50分频器,已经经过Quarter仿真，证明正确，可用于计时器中-50 divider using VHDL code has After Quarter simulation, proved correct, can be used in the timer
-
-
0下载：
数字计时器的vhdl实现，quartus 和 modelsim 仿真-Digital timer vhdl achieve quartus and modelsim simulation
-
-
0下载：
采用VHDL语言设计的分钟计时器，是时钟设计的一部分，已仿真和测试通过。-Design using VHDL-minute timer, the clock part of the design, simulation and testing has been passed.
-
