搜索资源列表
Viterbi
- 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
viterbi
- 介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
viterbi
- 卫星通信中的，viterbi译码器matlab程序，适用于多输入所输出
viterbi
- 适合高速Viterbi译码器的hdl的设计与实现
Viterbi_IP.rar
- viterbi译码器的IP核，可以直接编译使用,viterbi decoder IP core, the compiler can directly use
Viterbi编译码器代码
- Viterbi译码的matlab代码。有助于了解Viterbi译码的基本原理和硬件实现
viterbi
- verilog程序，实现了（2，1，4）卷积码编码，和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
Convolutional-Encoder-Viterbi
- 卷积编码器和viterbi译码器的设计与仿真-Convolutional encoder and viterbi decoder design and simulation
Viterbi
- Viterbi译码器的FPGA实现代码,来在国外大学论坛.-Viterbi decoder implementation of the FPGA code to the Forum at foreign universities.
Viterbi
- 高质量Viterbi译码器,用于卷积码译码-High-quality Viterbi decoder for decoding convolutional codes
viterbi
- 一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器-FPGA-based Viterbi decoder FPGA-based Viterbi decoder
Viterbi_decoder
- Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog
viterbidecoder
- viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
viterbi
- Viterbi译码器工程,MATLAB环境-Viterbi decoder works, MATLAB environment
xiandaiyidongtongxin
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
juanjiandviterbi
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、 Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
viterbi-3.0.1
- C语言实现的（1,3,7）viterbi译码器-（1,3,7）viterbi decoder in C
（2,1,3）卷积编码和viterbi译码
- 自己写的（2,1,3）卷积编码器和viterbi译码，测试已通过
Viterb译码器回溯算法实现研究
- Viterbi译码实现的回溯算法，值得实现人员学习，算法人员参考(Viterbi decoding algorithm to achieve backtracking, it is necessary to achieve personnel learning, algorithm reference)
卷积码编译码器的设计与仿真
- 卷积码编译码器的设计与仿真，其中包含编码器译码器的实现程序，以及误码率的曲线图