CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：da***

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. 621739486

    0下载量：
  2. 别是需要嵌入的控制数据、相应的字节时钟和数据使能。实现要求：TS流中的空帧很多，将某些空帧（188字节）全换为控制数据DIN（即在该空帧位置处构成一新的数据帧），按照TS流格式进行传输。TS流数据帧中的数据和控制数据不能出现丢失-nothing

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-17
    • 文件大小：46891
搜珍网 www.dssz.com